文章编号 1004-924X(2015)04-1105-09

永磁同步电机速度控制器的全数字化集成

李洪文1*,邓永停1,2,王建立1

(1. 中国科学院 长春光学精密机械与物理研究所,吉林 长春 130033;

2. 中国科学院大学,北京 100039)

摘要:基于现场可编程门阵列(FPGA)设计了具有 Anti-windup 策略的速度控制器用于永磁同步电机伺服控制系统,并 给出了相应的集成设计方法。该方法通过单片 FPGA 实现永磁同步电机的全数字集成控制。采用 FPGA 的嵌入式 Nios II 核完成速度环控制策略,通过 FPGA 的并行硬件电路实现了高速电流环控制器。为了解决速度给定较大时产生 的控制器积分饱和问题,设计了具有 Anti-windup 策略的 PI 速度控制器用于有效地减小转速超调量,缩短调节时间。实 验结果表明:与 PI 控制器相比,使用这种速度控制方法可使永磁同步电机最大转速跟踪精度提高 10 r/min,且具有良好 的动态性能和稳态精度。提出的设计方法满足永磁同步电机伺服控制系统的设计需要。 关键 词:永磁同步电机;现场可编程门阵列;Anti-windup 策略;速度控制器;PI 控制器 中图分类号:TM351;TP273 文献标识码;A doi:10.3788/OPE.20152304.1105

Digital integration of PMSM speed controller based on FPGA

LI Hong-wen^{1*}, DENG Yong-ting^{1,2}, WANG Jian-li¹

 Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences, Changchun 130033, China;
 University of Chinese Academy of Sciences, Beijing 100039, China) * Corresponding author, E-mail; lihongwen1970@yahoo. com

Abstract: On the basis of the Field Programming Gate Array(FPGA), a speed controller with antiwindup strategy is designed for the servo control system of a high-performance Permanent Magnet Synchronous Motor (PMSM). Then, a corresponding integrating design method is given. The controller scheme realizes a fully digital and integrated PMSM servo control system on one-chip FPGA. The Nios II embedded processor is used to develop the speed controller strategy and a designed parallel hardware circuit is utilized to implement the current vector controller to meet the requirement of high sampling frequency. To overcome the windup phenomenon owing to integrator saturation under the large set-point changes, a PI speed controller with anti-windup strategy is designed to reduce the overshoot and settling time of the servo control system. Experiment results demonstrate that the proposed controller increases the steady speed accuracy to 10 r/min as compared with the traditional PI controller, and it satisfies the designed requirements of PMSM servo control

收稿日期:2013-11-01;修订日期:2014-01-05.

基金项目:中国科学院长春光学精密机械与物理研究所三期创新工程资助项目(No.065X32CN60)

system with better dynamic and static performance.

Key words: Permanent Magnet Synchronous Motor(PMSM);Field Programming Gate Array(FPGA); anti-windup strategy;speed controller; PI controller

1引言

近年来,永磁同步电机(Permanent Magnet Synchronous Motor, PMSM)以其功率密度高、 转动惯量比高、控制精度高和调速范围宽等优点, 在高性能工业控制领域得到了广泛应用[1-3]。目 前,PMSM 伺服控制系统普遍采用数字控制器 (DSP)配以复杂的外围电路来完成电机的控制, 因此硬件电路的灵活性较差。随着控制策略复杂 程度的增加和电流环采样频率的增大,采用单一 微型控制器的交流伺服控制系统已不能很好地满 足伺服系统的高性能控制需要,其面临着较大的 系统硬件升级挑战,而现场可编程逻辑门阵列 (FPGA)可以很好地解决伺服控制器存在的上述 问题^[4]。相比专用集成电路(ASIC), FPGA 具有 以下优点:(1)用户可以根据需要,通过专门布线 工具进行重新编程;(2)开发周期短、功耗低并且 含有嵌入式内核^[5]。因此,基于 FPGA 的交流伺 服控制系统引起了国内外学者的广泛关注[6-9],文 献[6]提出了一种基于 FPGA 的全数字化交流电 机速度伺服控制系统,其控制器在低速和高速运 行状态下均能获得良好的动态和静态性能。文献 [7]采用 FPGA 实现了感应电机的神经网络控 制,可以对电机进行高性能控制。文献[8]设计了 基于 FPGA 的 PMSM 直接转矩滑模控制器,有 效地减小了转矩波动,提高了系统抗负载扰动能 力。文献[9]采用 FPGA 实现了直线感应电机的 自适应反步控制,该控制方法具有较好的动态性 能和较强的鲁棒性。但上述交流伺服控制系统仅 通过 FPGA 硬件语言实现,系统在线调试相对困 难,这在一定程度上增加了系统的开发周期。通 过 FPGA 的嵌入式内核与并行硬件电路相结合 的方式设计伺服控制系统,可以缩短伺服控制系 统的设计周期^[10]。系统设计者可以采用硬件描 述语言 Verilog 和软件语言 C 相结合的方法在 FPGA 中构建 SoPC 模块。采样频率快、运算速 度高、算法简单的电路通过 FPGA 硬件并行电路 实现;算法复杂的控制策略通过嵌入式内核的软件实现^[11]。

传统的 PMSM 控制策略通常采用 PI 控制 器,PI控制器具有算法简单、易于数字实现的优 点[12-13]。实际控制中由于受电机电流和逆变器驱 动电压的限制,当给定速度阶跃较大时,控制器会 出现积分饱和,从而导致 windup 现象^[14]。为了 解决 windup 现象导致的系统超调量大和调节时 间长的问题,文献「15-17]采用 Anti-windup 策略 进行控制器的优化设计。文献[15]采用积分分离 方法进行 PI 控制器的设计,以在防止积分饱和的 同时确保系统稳态精度。文献[16]提出了跟踪反 馈计算的 Anti-windup 策略,将控制器与限幅环 节的输出差值作为反馈信号加到积分环节的输入 端,从而调整积分环节的输出。文献[17]提出了 一种新的具有 Anti-windup 策略的 PI 控制器,该 控制从 P 控制切换到 PI 控制时,通过设定积分初 始值来防止积分饱和,提高了系统对大阶跃信号 的响应性能。

基于上述 FPGA 交流伺服控制系统的优点, 本文采用 Altera 公司的 EP3C40F324 FPGA 进 行了 PMSM 伺服控制系统的设计,其速度控制策 略由嵌入式内核 Nios II 完成, AD 驱动电路、编 码器信号处理电路、SVPWM 信号发生器、电流 控制器及坐标变换由并行电路完成。针对给定速 度阶跃较大时控制器出现的 windup 现象,采用 了带有 Anti-windup 策略的新型 PI 控制器。它 具有跟踪反馈计算功能,可以减小转速的超调量 和缩短系统的调节时间,提高控制系统的动态性 能和稳态精度。

2 PMSM 数学模型

为了简化分析,作如下假设:(1)转子永磁磁 场在气隙空间成正弦分布,定子电枢绕组中的感 应电动势也为正弦分布;(2)忽略定子铁心饱和, 认为磁路线性,电感参数不变;(3)不计铁心涡流 和磁滞损耗;(4)转子上无阻尼绕组。采用 $i_d = 0$ 的矢量控制方式, PMSM 在 dq轴坐标系下的数 学模型为:

$$\begin{cases} u_{d} = Ri_{d} - \omega L_{q}i_{q} + L_{d} \frac{di_{d}}{dt} \\ u_{q} = Ri_{q} + \omega L_{d}i_{d} + \omega \psi_{a} + L_{q} \frac{di_{q}}{dt}, \end{cases}$$
(1)

$$T_e = \frac{3}{2} p \psi_a i_q, \qquad (2)$$

$$\mathbf{K}_{t} = \frac{3}{2} p \psi_{a}, \qquad (3)$$

$$J \frac{\mathrm{d}\omega}{\mathrm{d}t} = \mathrm{T}_{e} - \mathrm{B}\omega - \mathrm{T}_{l}, \qquad (4)$$

式中: u_d 、 u_q 分别为d、q轴的电压; i_d 、 i_q 分别为 d、q轴的电流;对于表面式 PMSM 的电感满足 $L_d = L_q = L, L_d$ 、 L_q 分别为d、q轴的电感; R 为定 子电阻; p为极对数; ω 为转子机械角速度; J 为 转动惯量; T_e 为电磁转矩; T₁为负载转矩; B为摩 擦系数; K_t 为转矩系数; ϕ_a 为永磁体励磁磁链。 PMSM 控制系统框图如图 1 所示。



图 1 基于 FPGA 的 PMSM 控制器结构框图 Fig. 1 Architecture of PMSM controller based on FPGA

(7)

3 具有 Anti-windup 策略的 PI 控 制器

由式(2)、式(3)、式(4)得到电机的运动方程为:

$$J \frac{d\omega}{dt} = K_t i_q^* - B\omega - T_t.$$
 (5)

图 1 所示的 PI 控制器的电流限幅环节可表示为:

$$i_q^* = \begin{cases} i_q, & \text{if } (i_q \leqslant I_m) \\ I_m \operatorname{sgn}(i_q), & \text{if } (i_q > I_m) \end{cases}, \quad (6)$$

式中: I_m 为限幅环节的幅值, sgn(•) 为符号函数。

PI 控制器的输出 i_q 为:

$$i_a = k_{\rm p} \Delta \omega + q$$
,

式中:q表示 PI 控制器的积分输出, $\Delta \omega = \omega_r^* - \omega_o$

控制器输出工作在线性区时,速度环采用 PI 控制 形式;当速度阶跃信号较大时,PI 控制器的输出 会达到饱和,基于反馈计算的积分输出值将以一 定的速率复位为零,此时,控制器为纯比例控制。 积分输出 q的表达式为:

$$q = k_p \Delta \omega + \frac{k_i}{s} (\Delta \omega - k_a \Delta i_q) , \qquad (8)$$

式中: $\Delta i_q = i_q - i_q^*$, k_p 、 k_i 分别为 PI 控制器的比例 时间常数和积分时间常数, k_a 为 PI 控制器反馈 计算常数。

如图 2 所示,上述 PI 控制器算法通过 32 位 的 Nios II 内核实现, Nios II 内部定时器产生速 度环的采样周期为 1 kHz,定时读取电机速度反 馈值为ω,并进行控制器的运算,最后输出控制 量,并将其作为电流环的参考输入。电流环 PI 控 制器的参数是通过 Nios II 内核进行设置的,从而 缩短了系统调试的周期。



图 2 基于 FPGA 的 PMSM 控制系统内部电路框图 Fig. 2 Block diagram of internal circuit of PMSM control system based on FPGA

4 FPGA 电路设计

基于 FPGA 的 PMSM 控制系统框图如图 2 所示,由时钟控制信号模块、AD 采集模块、编码 器信号处理及空间电压矢量脉宽调制(SVPWM) 发生器模块、电流控制器模块和坐标变换模块组 成。FPGA 采用 Altera 公司的 EP3C40F324 芯 片,该芯片有 39600 个 LEs,196 个 I/O 引脚, 1161216 位 RAM; AD 采集芯片采用 16 位 AD7656 芯片,该芯片具有 6 通道模拟信号采集 能力,吞吐率达到 250 ksps。

4.1 时钟控制模块

如图 2 所示,外部晶振时钟 50 MHz 经过 FPGA 内部锁相环 PLL 倍频后,产生系统时钟 150 MHz,150 MHz 时钟作为 Nios II 内核的系 统时钟和 SVPWM 模块的三角波计数时钟。150 MHz 经过分频后产生模块控制时钟 50 MHz、1 MHz 和 15 kHz,50 MHz 时钟作为编码器脉冲倍 频鉴向电路的控制时钟;1 MHz 时钟作为脉宽调 制(PWM)控制信号的死区发生器时钟;15 kHz 时钟作为电流环及坐标变换的控制时钟。

4.2 AD 采集模块

AD采样模块通过有限状态机来实现,有限 状态机根据 16 位模数转换芯片 AD7656 的时序 进行编写。如图 2 所示,AD 转换器与 FPGA 之 间通过 6 个控制信号和 16 位数据总线连接,控制 信号 Convx 选择数据通道, FPGA 通过 16 位数 据总线读取转换结果。AD 采样控制器的触发信 号由控制时钟 15 kHz 产生, AD7656 的采样频率 与 PWM 的载波频率相同, 均为 15 kHz, AD 采样 结束时产生结束标志信号, 并将其发给电流环及 坐标变换模块, 以启动电流环的计算。由于永磁 同步电机的矢量控制算法需要 A、B 两相电流值, 因此 AD7656 只需采集电流传感器的两相电压信 号即可。

4.3 编码器信号处理及 SVPWM 发生器模块

SVPWM 发生器模块和编码器信号检测电路如图 3 所示。



图 3 SVPWM 发生器和编码器信号检测电路 Fig. 3 Circuit of SVPWM generator and QEP detection

由图 3 可知,编码器信号检测模块包括数字 滤波、四倍频电路、鉴向电路和双向计数器。数字 滤波器用来滤除电机旋转时在编码器输出端产生 的信号噪声;通过鉴向和四倍频电路得到电机的 旋转方向信号 DIR 和编码器脉冲信号 PLS,信号 DIR 和 PLS 经过双计数器得到电机位置信号 θ_e , 编码器索引信号 Z 对计数进行周期性异步清零。 对位置信号进行周期性差分可得到位置差值,在 Nios II 内核中将位置差值乘以采样频率 1 kHz, 可以得到真实速度值 ω_e

根据永磁同步电机矢量控制原理,需要6路 PWM信号驱动IPM电压逆变器,该控制器中的 PWM信号是通过三角波比较法产生的。FPGA 在完成电流环和坐标变换的计算后,以三组电压 信号 va、vb、vc 为变量,进行扇区判断和占空比分 配计算;然后,三组 PWM占空比以数字量形式发 送到 SVPWM 波发生器的比较寄存器 CMPx中, PWM 波产生器的时间基准计数器 CTR 与比较 寄存器 CMPx进行比较,产生所需占空比的 PWM 控制信号。为了防止 IPM中上、下桥臂的 IGBT 直通造成短路,需要在 PWM 信号中加入 死区,死区时间由死区寄存器设定,通常为5 µs。

4.4 电流控制器模块

图 4 为电流环控制器模块电路图。



图 4 电流环 PI 控制器电路图 Fig. 4 Circuit of current loop PI controller

如图 4 所示, d 轴和 q 轴电流环均采用增量 式 PI 控制器,两个电流环 PI 控制器采用相同的 比例系数 k_p 和积分时间常数 k_i,控制器的参数通 过 Nios Ⅱ软件以 Q₁₂的定点形式进行设置。增 量式 PI 控制器的形式如下:

$$e_r(k) = i_r^*(k) - i_r(k)$$
, (9)

$$\Delta u_r(k) = k_p(e_r(k) - e_r(k-1)) + k_i e_r(k),$$
(10)

$$(k) = u_r(k-1) + \Delta u_r(k)$$
, (11)

式中:r代表 d 轴和 q 轴; $e_r(k)$ 为电流误差; $\Delta u_r(k)$ 为 PI 控制器增量输出; $u_r(k)$ 为 PI 控制器 输出。

对于电流环 PI 控制器的算法,在 FPGA 硬件电路中采用 Q₁₂的定点运算代替浮点运算,采 样周期 15 kHz 决定了控制器输出的更新频率。

4.5 坐标变换模块

 u_r

永磁同步电机的矢量变换如图 5 所示。



图 5 PMSM 矢量控制的坐标变换电路图



图 5 所示矢量变换由 Clarke 变换、Park 变 换、Park 逆变换、Clarke 逆变换和正余弦查找表 5 部分组成。对于上述坐标变换运算均采用 Q₁₂的 定点并行运算形式,这种并行运算方式的优点是 运算速度快,但需要较多的 FPGA 资源。Clarke 变换需要 1 个加法器和 2 个乘法器,其余的 3 个 坐标变换均需要 2 个加法器和 4 个乘法器完成计 算。Park 变换及其逆变换中用到的正余弦函数 是通过查找表实现的,查找表的建立方法是在 FPGA 中新建.mif 文件,并以 1 024 点 16 位格式 存储正/余弦数值,采用编码器位置 θ_e 地址查询 的方法得到正/余弦函数值。

FPGA 完成上述永磁同步电机的转速控制算 法需要的资源为:11470 个逻辑单元(占 EP3C40 LEs 的 29%),865664 位 RAM(占 EP3C40 RAM 的 75%),27 个乘法器(占 EP3C40 乘法器的

)

11%),1个PLL(占EP3C40PLL的25%)。

5 实验结果

实验硬件平台如图 6 所示,速度控制器利用 Nios II 软件通过 C 语言实现,外部并行硬件电路 模块均采用 Verilog 语言进行描述;功率驱动使 用三菱公司的智能 IPM 模块 PS21A79 进行设 计;Nios II 内核通过串口与上位机进行通信,将 位置数据发送到上位机进行分析。



图 6 伺服控制系统硬件平台原理框图



用于实验的永磁同步电机的最高转速为 1 500 r/min, 电机的力矩常数为 $K_t = 1.6$ N·m/A,转子转动惯量为 $J = 2.52 \times 10^{-3}$ kg·m²,电机的极对数为 $P_n = 4$,电机的额定输 出功率为 P = 1500 W。位置编码器的分辨率为 2 500 line/circle,经过四倍频处理后分辨率达到 10 000 line/circle。对常规 PI 控制器和具有 Anti-windup 策略的 PI 控制器进行了对比实验。 图 7(a)、7(b)分别为常规 PI 控制器跟踪方波阶 跃信号(±300 r/min)时的转速响应曲线和 q 轴 电流响应曲线。

实验结果显示,PI 控制器的转速超调量达到 了 12%,调节时间为 0.65 s,转速阶跃过程中 q轴峰值电流到达 0.9 A。相比于 PI 控制器,具有 Anti-windup 策略的 PI 控制器的超调量为零,调 节时间缩短为 0.5 s,q轴峰值电流达到 0.7 A。

图 8(a)、8(b)分别为具有 Anti-windup 策略









(b)方波阶跃条件下的控制电流响应曲线(b)Control current response curves under squarewave command

图 7 常规 PI 控制器的方波阶跃响应曲线

Fig. 7 Step response curves of conventional PI controller under squarewave command

的 PI 控制器,在跟踪方波阶跃信号(\pm 300 r/min)时的转速响应曲线和 q轴电流响应曲线。

比较图 7 和图 8 可知:具有 Anti-windup 策略的 PI 控制器对大阶跃信号具有较好的控制效果,可以达到转速的无超调、快速调节效果。

图 9(a)、9(b)分别为常规 PI 控制器跟踪正 弦转速信号时的转速响应曲线和转速误差曲线, 图 10(a)、10(b)分别为具有 Anti-windup 策略的 PI 控制器跟踪正弦转速信号时的转速响应曲线 和转速误差曲线。实验结果显示,PI 控制器的最 大转速跟踪误差为 \pm 60 r/min;相比于 PI 控制 器,具有 Anti-windup 策略的 PI 控制器的最大转 速跟踪误差为 \pm 50 r/min。比较图 9 和图 10 可 知:具有 Anti-windup 策略的 PI 控制器对正弦信 号具有较好的跟踪效果,转速跟踪误差较小,精度 较高。由图 9 和图 10 可以看出:在转速过零时, 速度误差较大,这是因为零速附近加速度最大。







(a) 正弦引导条件下的转速响应曲线(a) Speed response curve under sine wave command



(b)正弦条件下的转速误差曲线 (b)Speed error under sine wave command





图 10 具有 Anti-windup 策略的 PI 控制器的正弦引导曲线

Fig. 10 Speed response curves of PI controller with Anti-windup under sine wave command

6 结 论

本文设计了基于 FPGA 的高性能 PMSM 全 数字集成控制器。FPGA 中的并行硬件电路用于 实现电流环及坐标变换的快速运算;内部的 Nios II 软核用于实现具有 Anti-windup 策略的 PI 控 制器,该控制器可以解决速度给定较大时产生的 控制器积分饱和问题。实验结果显示:跟踪转速 阶跃的信号时,PI 控制器的转速超调量为 12%,

参考文献:

- [1] FUNG R F, HSU Y L, HUANG M S. System identification of a dual-stage XY precision positioning table [J]. Precision Engineering, 2009,33(1):71-80.
- [2] BAIK I C, KIM K H, YOUN M J. Robust nonlinear speed control of PM synchronous motor using adaptive and sliding mode control techniques [J]. IEEE Proceedings Electr. Power Appl., 1998, 145(4):369-376.
- [3] 陈向坚,李迪,白越,等.模糊神经网络在自适应双 轴运动控制系统中的应用[J].光学精密工程, 2011,19(7):1644-1650.

CHEN X J, LI D, BAI Y, *et al.*. Application of type-II fuzzy neural network to adaptive double axis motion control system[J]. *Opt. Precision Eng.*, 2011,19(7):1644-1650. (in Chinese)

- [4] ZHANG D, LI H. A stochastic-based FPGA controller for an induction motor drive with integrated neural network algorithms [J]. IEEE Trans. Ind. Electron., 2008,55(2):551-561.
- [5] KUNG Y S, HUANG CH CH, TSAI M H. FPGA realization of an adaptive fuzzy controller for PMLSM drive[J]. IEEE Trans. Ind. Electron., 2009,56(8):2923-29352.
- [6] 周兆勇,李铁才,高桥敏男.基于矢量控制的高性能 交流电机速度伺服控制器的 FPGA 实现[J].中国 电机工程学报,2004,24(5):168-173.
 ZHOU ZH Y, LI T C, TOSHIO T. FPGA implementation of the high-performance vectorcontrolled speed servo controller for AC divers[J].
 Proceedings of the CSEE, 2004,24(5):168-173.

调节时间为 0.65 s,具有 Anti-windup 策略的 PI 控制器的超调量为零,调节时间为 0.5 s;跟踪转 速正弦引导的信号时,PI 控制器的最大转速跟踪 误差为±60 r/min,具有 Anti-windup 策略的 PI 控制器的最大转速跟踪误差为±50 r/min。因 此,这种基于 FPGA 的具有 Anti-windup 策略的 速度控制器集成设计方法与 PI 控制器相比,具有 更高的跟踪精度和动态响应能力,满足永磁同步 电机伺服控制系统的设计需要和高性能控制应用 需求。

(in Chinese)

- [7] LIN F J, WANG D H, HUANG P K. FPGA-based fuzzy sliding-mode control for a linear induction motor drive[J]. IEEE Proceedings Electr. Power Appl., 2005, 152(5):1137-1148.
- [8] JEZERNIK K, KORELIC J, HORVAT R. PMSM sliding mode FPGA-based control for torque ripple reduction [J]. IEEE Trans. Power Electron., 2013,28(7):3549-3556.
- [9] LIN F J, TENG L T, CHANG C K. Adaptive backstepping control for linear-induction-motor drive using FPGA [C]. IECON 2006-32nd Annual Conference on IEEE Industrial Electronics, Paris, 2006.
- [10] HALL T S, HAMBLEN J O. System-on-aprogrammable-chip development platforms in the classroom[J]. IEEE Trans. Education, 2004, 47(4):502-507.
- [11] KUNG Y S, TSAI M H. FPGA-based speed control IC for PMSM drive with adaptive fuzzy control [J]. IEEE Trans. Power Electron., 2007,22(6):2476-2486.
- [12] 李洪文. 基于内模 PID 控制的大型望远镜伺服系统[J]. 光学 精密工程,2009,17(2): 328-332.
 LI H W. Servo system of large telescope based on internal model PID control method [J]. Opt. Precision Eng., 2009, 17 (2); 328-332. (in Chinese)
- [13] PENG Y B, VRANCIC D, HANUS R. Antiwindup, bumpless, and conditioned transfer techniques for PID controllers[J]. IEEE Control Syst. Mag. ,1996,16(4):48-57.
- [14] 王宏佳,杨明,牛里,等.永磁交流伺服系统速度控

制器优化设计方法[J]. 电机与控制学报,2012,16 (2):26-30.

WANG H J, YANG M, NIU L , *et al.*. Optimal speed controller design method for permanent magnet AC servo system[J]. *Electric Machines and Control*, 2012,16(2):26-30. (in Chinese)

[15] HANUS R, KINNAERT M, HENROTTE J L. Conditioning technique, a general anti-windup and

作者简介:



李洪文(1970-),男,四川乐至人,研究员,博士生导师,1996年于吉林工业大学获得硕士学位,2007年于吉林大学获得博士学位,主要从事地基高分辨率成像光电望远镜电控系统总体设计及电机控制方面的研究。E-mail: lihongwen1970@yahoo.com

bumpless transfer method [J]. Automatica, 1987,23(6):729-739.

- SHIN H B. New antiwindup PI controller for variable-speed motor Drives [J]. IEEE Trans. Ind. Electron., 1998,45(3):445-450.
- [17] CHOI J W, LEE S C. Antiwindup strategy for PItype speed controller [J]. IEEE Trans. Ind. Electron, 2009.56:2039-2046.

(版权所有 未经许可 不得转载)