基于遗传算法的可逆逻辑综合方法及其 CUDA 并行化实现

陈丽萍1,王子丹2,赵曙光2,白莉娟3

(1. 东华大学图书馆,上海 201620;2. 东华大学信息科学与技术学院,上海 201620;3. 华南理工大学自动化科 学与信息学院,广州 510640)

摘 要:提出和实现了一种基于遗传算法和 CUDA(Compute Unified Device Architecture)技术的可逆逻辑并行综合方法.其特点是预先求出并存储可逆逻辑门的组态编码和真值表,通过可逆逻辑门的"定轨级联"构成染色体暨可逆逻辑电路,在迭代中按照预期的逻辑功能和优化目标等部分并行地评估适应度,再利用选择、交叉、 变异等部分并行化遗传操作,逐步找到功能正确、性能优化的可逆逻辑电路.实验结果证明了该方法的可行 性、有效性,及其与同类传统方法相比在运算速度、求解能力等方面的显著改进.

关键词: 可逆逻辑电路;综合;可逆逻辑门;遗传算法;GPU 并行计算;CUDA

中图分类号: TP312.8; TP331.1 文献标志码: A 文章编号: 1671-024X(2014)03-0069-06

Reversible logic synthesis method based on genetic algorithm and its CUDA parallel implementation

CHEN Li-ping¹, WANG Zi-dan², ZHAO Shu-guang², BAI Li-juan³

(1. Library, Donghua University, Shanghai 201620, China; 2. College of Information Science and Technology, Donghua University, Shanghai 201620, China; 3. School of Automation Science and Engineering, South China University of Technology, Guangzhou 510640, China)

Abstract: A parallel synthesis method for reversible logic based on the genetic algorithm and the CUDA technique is discussed. It features the configuration encodings and truth tables prepared and stored in advance for reversible logic gates, chromosomes comprised of encodings of reversible logic gates contained in individuals (reversible logic circuits), partly parallel fitness evaluation according to logic expected logic functions and optimization objectives, and partly parallel genetic operations such as selection, crossover, and mutation. With these steps assembled together and executed iteratively, functionally correct and performance optimal reversible logic circuits can be probably obtained. The experimental results show feasibility and effectiveness of the method proposed, and its advantages over existing non-parallel methods in operation speed and solving ability.

Key words: reversible logic circuits; synthesis; reversible logic gates; genetic algorithm; GPU parallel computing; CUDA

可逆逻辑是研究和实现量子计算(机)、超低功耗 集成电路的基础和关键.可逆逻辑综合是根据预期逻 辑功能,按照可逆网络无扇出、无反馈等约束条件和 限制,利用可逆逻辑门构成相应的可逆逻辑电路并使 之尽可能优化,包括门数最少、量子代价最小等.目前 研究者已提出多种可逆逻辑电路综合方法.其中一类 是先设法生成电路,而后在不改变电路功能的前提 下,通过重组、替换等方式对其进行优化.另一类常用 方法则将可逆逻辑电路的生成过程与优化过程合二 为一,基于遗传算法的可逆逻辑综合方法便属于该类 方法^{II},且具有灵活、普适等优点,但其较大的算法复杂度限制了其可胜任的电路规模和复杂程度.基于GPU的并行计算架构正是为计算密集型、高强度并行计算而开发,特别适用于基于遗传算法的可逆逻辑综合这类算法复杂度较高且可(部分)表达为并行计算的问题.NVIDIA公司基于其系列GPU和C语言而研发推出的CUDA编程模型^{IA},为GPU通用计算提供了便捷的开发平台,使得并行化程序的开发难度大大减小.本文研究基于遗传算法的可逆逻辑综合方法及其基于CUDA平台的并行实现,旨在显著提高其运算速

收稿日期:2013-12-2 **基金项目:**国家自然科学基金面上项目(61271114);上海市教委科研创新重点项目(14ZZ068) 第一作者:陈丽萍(1965—),女,硕士,工程师. 通信作者:赵曙光(1965—),男,教授.E-mail;sgzhao@dhu.edu.cn 度、求解能力,即能够胜任的电路规模和复杂程度.文 中给出的进化设计实验结果证明了该方法的可行性、 有效性,以及 CUDA 并行实现所带来的运算速度、求 解能力等方面的显著改进.

1 可逆逻辑电路遗传算法模型的建立

1.1 可逆逻辑门的编码

本文不失一般性,以 Toffoli 门为例来说明可逆逻 辑门的编码原理和方法.其他种类的可逆逻辑门的具 体编码会有所不同,但编码原理和方法与之类似.

通用 Toffoli 门是最常用的可逆逻辑门,用 TOF(C;t) 表示,设输入变量集合为 ln = { x_1, x_2, \dots, x_n },控制端集 合为 C = { $x_{i_1}, x_{i_2}, \dots, x_{i_k}$ }, $i_k \subset \{1, 2, \dots, n\}$,受控端集合 t = { x_i }, j $\subset \{1, 2, \dots, n\}$,且 C \cap t = Ø, TOF(C;t)将输出变量集 合映射为:{ $x_1, x_2, \dots, x_{j-1}, x_j \oplus x_{i_1}, x_{i_2}, \dots, x_{i_k}, x_{j+1}, \dots, x_n$ }^[3-5].

由 Toffoli 门的性质可知,它只能有一个受控位, 但可以有多个控制位和垃圾位.根据控制位、垃圾位 的位置和数目的不同,以及受控位位置的不同,Toffoli 门有多种不同的组态.对于 N 位 Toffoli 门,受控位的 位置有 C_N^1 种选择,控制位和垃圾位的不同排列一共 有 2^{N-1} 种,故 N 位 Toffoli 门的组态总数为 $C_N^1 \times 2^{N-1}$.

4 位 Toffoli 门的组态总数为 C₄¹× 2⁴¹ = 32. 为了区 分不同的 Toffoli 门,须为每种 Toffoli 门组态分配一个不 同的编号,32 种组态共需要 5 位二进制数进行编码. 但在限定可逆逻辑电路所包含的可逆逻辑门的最大 个数的情况下,考虑电路简化等的需要,须允许空门(全 线直通)的存在并预留相应的编码.因此,所有的四位 Toffoli 门加上空门,至少需要 C₄¹× 2⁴⁻¹ + 1 = 33 个编号, 所以改用 6 位二进制编码,其中编号 000000-011111 对应于 4 位 Toffoli 门的 32 种组态,编号 100000-11111 代表空门.4 位 Toffoli 门编码如图 1 所示.

Fig.1 Code map of 4-bits toffoli gate

1.2 Toffoli 门真值表生成

为了评估个体(即可逆逻辑电路)的适应度,需要 根据真值表,从外部输入到最终输出,逐个计算其中 所含各可逆逻辑门的输出值.为生成某种组态的 N 位 Toffoli 门的真值表,须针对其输入组合值 0~2^N-1,逐 个计算其输出值,共计 2^N次.N 位 Toffoli 门共有 C_N¹× 2^{N-1}种组态,所以共需计算 C_N¹× 2^{N-1}× 2^N次.当量子规 模较小时,手工完成这些计算还算方便.但随着 Toffoli 门位数(N)的增加,真值表的规模显著增加,再依靠手 工计算既麻烦也容易出错,因此需要编制程序自动生 成真值表.其思路是,先找出所有的可逆逻辑门组态, 再逐个计算各组态可逆逻辑门的真值表,最后将其写 入文件备用.这样可以避免重复计算,提高适应度评 估的速度.

对于 N 位 Toffoli 门,每根量子线都有 3 种可能状态:受控位、控制位或垃圾位. 受控位的个数只能为 1, 控制位和垃圾位的个数则为 0~N-1. 本文对量子线的 编码为:0 代表受控位,1 代表控制位,2 代表垃圾位. 例如 1012 代表一个 4 位 Toffoli 门,4 根量子线依次为 控制位、受控位、控制位和垃圾位. 据此可寻找所有的 Toffoli 门组态,并按上述方式编码,具体算法为:先不 考虑受控位所在的量子线,将其余的量子线(1或者 2)进行全排列,得到控制位与垃圾位的所有组合;再 将受控位(0)插入上述组合中的不同位置,即可得到 所有的 Toffoli 门编码.

对于 N 位 Toffoli 门,首先不考虑受控位所在量子 线,剩下的 N-1 条量子线都可能为控制位或者垃圾位. 对 N-1 条量子线进行全排列,则有 2^{N-1} 种排列,其排 列算法为:设定 N-1 个数组,数组长度为 2^{N-1},第 1 个 数组存放的数字为 121212…1212121,第 2 个数组存 放 11221122…11221122,第 3 个数组存放 11112222… 11112222,第 k 个数组存放(2^{k-1} 个 1)(2^{k-1} 个 2)…(2^{k-1} 个 1)(2^{k-1} 个 2). 然后在每个数组中的相同位置取一 个元素,即可得到 2^{N-1} 个全排列.全排列完毕后,将 0 依次插入各个量子线之间的可能位置,即可得到所有 的 N 位 Toffoli 门组态编码.

在此基础上计算 Toffoli 门各组态的真值表.根据 Toffoli 门的性质,只有受控位对应的输出是变化的,控 制位与垃圾位均为直通.受控位对应的输出值受控制 位的影响:若没有控制位,则受控位对应的输出值取 反;若有控制位,则受控位对应的输出值等于所有控 制位输入值的乘积与受控位输入值的异或,即:当所 有控制位输入值的乘积为1时,受控位对应的输出值 将取反;当所有控制位输入值的乘积为0时,受控位 对应的输出值不变. 真值表计算流程如图 2 所示.

图 2 真值表计算流程图 Fig.2 Flow chart of truth table calculation

通过上述计算,即可得到所有的 Toffoli 门组态对 应的真值表,并将其写入一个头文件中,使用时在 C 语言程序中直接包含该头文件即可.同时为便于查 看,每算出一种 Toffoli 门组态的真值表后,都将其 Toffoli 门编码和对应的真值表写入另一个文件中,一 种 Toffoli 门组态占用其中一行.

1.3 遗传算法模型的建立

1.3.1 基本元素

基因:一个基因代表一个可逆逻辑门,以4位 Toffoli门为例,用一个6位二进制数表示一个基因,基 因种类共64种.

染色体:一个染色体代表一个可逆逻辑电路,由 若干个基因组成.

种群:一个种群代表一个可逆逻辑电路的集合, 由若干个染色体组成,在种群中可能包含符合条件的 可逆逻辑电路.

适应度:适应度是反应染色体优劣的度量函数. 在本文中代表可逆逻辑电路的功能符合度、优化程度 的总评分.

1.3.2 适应度评估

以 N 位可逆逻辑电路为例,染色体的适应度评分 规则如下.

规则 1: 将输入值迭代加载到染色体的各个基因 (可逆逻辑门),即每个基因都以其之前(左侧)的基因 的输出作为其输入(第一个基因以初始输入值作为其 输入),根据相应的真值表求出其输出.最后一个基因 的输出为电路的最终输出,若其等于预期输出则适应 度增加1.

规则 2:若按规则得出的适应度小于 2[№],说明当前 染色体(电路)的最终输出与预期输出不能完全匹配, 即可逆逻辑电路的逻辑功能不完全正确,则以该适应 度作为最终的染色体适应度.

规则 3:在按规则求出的染色体适应度等于 2[№],即 当前染色体(电路)的最终输出与预期输出完全匹配 的前提下,按以下方法化简电路并得到最终的染色体 适应度.

①若染色体中所含空门的个数为 a,则适应度增加 a.并且去掉所有空门,继续计算染色体适应度.② 若存在相邻且组态相同的可逆逻辑门,则这 2 个可逆 逻辑门可以消去.故可将其等价为 2 个空门,将适应 度增加 2,继续计算染色体适应度.③不符合以上 2 种 情况时,以当前适应度作为最终的染色体适应度.评 估流程如图 3 所示.

图 3 染色体适应度评估流程 Fig.3 Flow chart of chromosome fitness evaluation

2 CUDA 并行化实现

2.1 遗传算法的并行化模型

对于计算能力为 1.0 的显卡,CUDA 允许每个线 程块中最多开辟 512 个线程;对于计算能力为 2.0 的 显卡,则允许最多开辟 1 024个.当种群中的个体(染 色体)过多时,必须启动多个线程块同时运行.鉴于各 线程块之间无法进行数据通信,而遗传算法中选择、 交叉和变异操作均涉及数据交换,本文将种群分为多 个子种群,由线程块完成子种群的进化任务,而后再 将子种群中的最优个体迁移到相邻的子种群中去,取 代其中的最差个体(只能单方向迁移).对于各子种 群,每代的最优个体都与上一代的最优个体相比较, 若前者的适应度低于后者,则以后者(即上一代的最 优个体)取代前者,从而避免最优个体在进化过程中 被淘汰⁶.

设种群大小为 512 × 128 = 65 536,子种群大小为 512.相应地在每个线程块中开辟 512 个线程,共开启 128 个线程块.每个线程块负责一个子种群的进化任 务.进化完成后,由 CPU 串行代码完成最优染色体的 迁移任务.相应的种群结构模型如图 4 所示.

Fig.4 Structure model of population

2.2 遗传算子的并行化实现

2.2.1 并行选择算子

本文选用轮盘赌选择法,其中有2个步骤可以并 行化实现,具体操作流程如图5所示.

首先是求适应度的总和,可以利用归约算法并行 实现. 当子种群规模为 512 时,其串行实现需要执行 511 次加法操作,花费时间为 511 次加法运算的时间 总和. 若利用并行算法实现,只需 9 次循环求解即可, 因此理论上,其计算速度是串行实现的 511/9 倍. 现举 例说明规约求和的具体过程:设 c[512]为 GPU 内的共 享内存,保存着每个个体的适应度.按需开启多个线 程进行并行计算,第 1 次开启 256 个线程,在第 n(1≤ n≤256)个线程中实现 c[n - 1] = c[n - 1] + c[n - 1 + 256],

图 5 并行化选择操作流程图

Fig.5 Flow chart of parallel selecting operation

第 1 次求和结果存放在 c[n - 1]中;第 2 次开启 128 个 线程,在第 n(1≤n≤128)个线程中实现 c[n - 1] = c[n - 1] + c[n - 1 + 128],第二次求和结果存放在 c[n -1]中;依此类推,第 m 次开启 256/2^{m-1} 个线程,在第 n(1≤n≤256/2^{m-1})个线程中实现 c[n - 1] = c[n - 1] + c[n - 1 + 256/2^{m-1}],第 m 次求和结果存放在 c[n - 1]中; 最终 m = 9 时开启 1 个线程,计算 c[0] = c[0] + c[1],即 得到存放于 c[0]中的适应度总和.

其次是求个体的相对适应度.对于含 512 个个体的子种群,开启 512 个线程同时运行,因而仅需一次运算即可得到全体个体的相对适应度.从理论上讲, 其计算速度是串行计算的 512 倍.

2.2.2 并行交叉算子

交叉操作的 CUDA 并行实现的具体步骤是:首先 利用随机数,将子种群中的 512 个染色体打乱顺序; 然后产生随机数并与交叉率 P。相比较,以判断是否需 要进行交叉操作.当需要时,在线程块中开启 256 个 线程分别进行交叉操作.让第 1 个染色体和第 256 个 染色体交叉,第 2 个染色体和第 257 个染色体交叉,依 此类推,一次即可完成整个种群的交叉操作.理论上, 其速度是串行化实现的 256 倍.具体操作流程如图 6. 2.2.3 并行变异算子

变异是对种群中的染色体的某些基因的基因值 作变动的操作.本文采用二进制编码和对应的二进制 变异.在具体的 CUDA 并行实现上,利用多个线程同 时、分别完成一个个体的变异操作.首先产生随机数 并与变异概率 Pm 做比较,若其值较小则表示某个基因 的某一位达到了变异条件,因而立即对该位取反;否

图 6 并行化交叉操作流程图

Fig.6 Flow chart of parallel cross operation

则保持不变.对于规模为 512 的子种群,开启 512 个 线程同时进行上述变异操作.理论上,其执行速度是 串行实现的 512 倍.具体流程如图 7 所示.

Fig.7 Flow chart of parallel mutation operation

3 实验结果及分析

本文利用 CUDA C 语言,在 VS2010 平台上编程 实现了上述算法,并针对一组可逆逻辑测试基准问题 进行了实验.下面给出二个实验结果并稍加分析,其 中,种群规模均选定为 128 × 512 = 65 536,染色体长 度均选定为 20 个基因(即电路中最多包含 20 个可逆 逻辑门).所用显卡为 NVIDIA 公司的 GeForce GT610, 其核心频率为 810 MHz,显存容量为 1 024 MB,显存 频率为1 800 MHz,显存带宽为 14.4 Gbit/s.

3.1 量子电路 4_49 设计实验

该电路为四输入四输出,故选用 4 位 Toffoli 门, 其基因长度为 6 位,相应的染色体长度为 120. 预先按 照 2.3 节所述方法,生成 4 位 Toffoli 门的真值表及其 组态编号.编译并运行程序后,得到的最优染色体为: 011101,101100,011111,11101,101011,000011,000 001,011110,000101,000101,111100,010100,001010, 011001,101111,000001,100100,011111,010110,001110. 对应的十进制数为:29,44,31,61,43,3,1,30,5,5, 60,20,10,25,47,1,36,31,22,14. 将其中编号 32 以 上的空门消去,化简为 29,31,3,1,30,5,5,20,10,25, 1,31,22,14. 再将其中组态相同且相邻的门消去,化 简为 29,31,3,1,30,20,10,25,1,31,22,14. 根据图 1 所示的 4 位 Toffoli 门编码图,转换得到的可逆逻辑电 路如图8 所示.

3.2 Decod24-enable 设计实验

该电路为六输入六输出,故选用 6 位 Toffoli 门, 如 2.2 节所述,6 位 Toffoli 门的受控位位置有 C₆¹ 种变 化,控制位和垃圾位的位置共有 2⁶⁻¹ 种变化,故 6 位 Toffoli 门的组态总数为 C₆¹ × 2⁶⁻¹ = 192,其基因长度需 选为 8,相应的染色体长度为 160 位(20 门).

预先按照 2.3 节所述方法,生成六位 Toffoli 门的真 值表及其组态编号.编译并运行程序后,得到的最优 染色体为:01110101,11000111,00100110,01010110, 00000110,00001111,00001111,00010101,01010110,

3.3 CUDA 并行实现效率分析

在实验中,针对 4 位 Tottoli 门构成电路开发了 CPU 串行实现程序,该程序完全由 C 语言实现,仅在 CPU 上运行,其功能和参数与 CUDA 并行实现程序完 全一致.针对相同的种群规模,分别运行 CPU 串行程 序和 CUDA 并行程序并记录它们的单次进化任务所 用时间,如图 10 所示.

从图 10 可以看出,CUDA 并行化实现的执行效率 大大优于 CPU 串行实现,且其优势随着种群规模的增 大而愈加显著,可以达到上百倍的加速比.因此对于 相同的进化次数,CUDA 并行实现所花费的时间显著 减少,所以有可能完成较大规模、较复杂可逆逻辑电 路的进化设计.

CUDA parallel realization

4 结束语

本文研究了一种基于遗传算法的可逆逻辑综合 方法,并利用 CUDA 技术对其进行了并行化改造和编 程实现,获得了基于遗传算法和 CUDA 技术的可逆逻 辑并行综合算法和程序.进化设计实验结果表明该算 法具有可行性和有效性,且求解的速度和能力均有显 著改进.从原理上讲该算法适用于各种可逆逻辑门及 其构成的电路,因而具有一定的参考和推广价值.

参考文献:

- [1] 张舒,褚艳丽. GPU 高性能运算之 CUDA[M]. 北京:北京水 利水电出版社,2009.
- [2] 管致锦.可逆逻辑综合[M].北京:科学出版社,2011.
- [3] MASLOV D, DUECK G W, MILLER D M. Toffoli network synthesis with templates [J]. IEEE Transactions on CAD,2005, 24(6):807-817.
- [4] MASLOV D, DUECK G W, MILLER D M. Techiques for the synthesis of reversible Toffoli networks[J]. ACM Trans Des Autom Electron Sys, 2007, 68(12):42-46.
- [5] MILLER D M, MASLOV D, DUECK G G. A transformation based algorithm for reversible logic synthesis[C]//Design Autom Conf. 2003:318-323.
- [6] 谭彩凤,马安国,邢座程.基于 CUDA 平台的遗传算法并行 实现研究[J].计算机工程与科学,2009,31(A1):68-72.