

## Micro Multiprocessor System Based on Stacked Assembly Technology

WEN Peng-cheng, WANG Xiang-jun\*

(State Key Laboratory of Precision Measuring Technology & Instruments, Tianjin University, Tianjin 300072, China)

**Abstract:** A multiprocessor system is designed for acquiring the output of poor pixels detector. First the general structure of the system is introduced. Then the scheme to implement the function and miniaturization of the multiprocessor module is expatiated. The technique of time division multiplexing is used to acquire multi-channel signals, SMBus to transfer data, three pieces of MCU which work cooperatively to enhance the speed, the dual-frequency mode to reduce the power consumption, and stacked assembly technology to minish the bulk. At last, the performance index in application is given. This system can be used in the field of micro photoelectric target detection.

**Key words:** photoelectric target detection; multiprocessor; stacked assembly; low power consumption; miniaturization

EEACC: 7210; 2240

## 基于堆叠式组装技术的微小型多处理器系统

文鹏程, 王向军\*

(天津大学 精密测试技术及仪器国家重点实验室, 天津 300072)

**摘要:** 针对贫点阵探测器, 设计了一套多处理器信息获取系统。介绍了系统的总体架构, 着重讨论了多处理器模块功能实现方法和小型化设计方案。采用分时复用技术进行多通道信号采集, 采用 SMBus 总线进行数据传输, 采用三单片机协同工作方式提高系统速度, 采用双频工作模式降低系统功耗, 采用堆叠式组装技术减小系统体积。该系统探测帧率大于 1 kHz, 峰值工作电流小于 30 mA, 最大功耗小于 100 mW, 体积控制在 10 mm × 12 mm 的空间内, 适用于微小型光电目标探测领域。

**关键词:** 光电目标探测; 多处理器; 堆叠式组装; 低功耗; 微小型化

中图分类号: TP274

文献标识码: A

文章编号: 1004-1699(2008)02-0365-04

微小型高速光电目标探测系统是目标探测与识别领域发展的重要方向之一, 它具有体积小、重量轻、反应快、机动性好、成本低等优点, 在军民各领域都有很大的应用价值。三维立体组装技术 (3D-MCM)<sup>[1-3]</sup> 和多 MCU 信息处理技术<sup>[4]</sup> 的结合是实现该系统的关键所在, 它能有效提升系统速度, 降低系统功耗, 减小系统体积。本文以贫点阵探测器<sup>[5]</sup> 作为传感单元, 探讨了一种低功耗、小型化多处理器信息获取系统的设计方法。

### 1 系统工作原理

贫点阵探测器像元数目较少, 一般只有 9~25 个像元, 每个像元受光照作用可独立输出一路电流信号。

为了解决探测通道功能重复的问题, 设计采用分时复用技术, 以多通道并行方式, 让 3 片双频高速单片机协同工作, 对贫点阵探测器的输出信号进行实时处理, 如图 1 所示。从机 (1)、(2) 负责对前端电




图 1 多处理器贫点阵光电探测系统原理图

路调理过的信号进行 A/D 转换;主机(3)负责发号施令,协调控制(1)、(2),并通过 SMBus 总线接收(1)、(2)传输来的数据,然后由 CPLD 输出后续执行部件的控制信号。

## 2 多处理器模块功能设计

### 2.1 单片机选择

采用 4 mm ×4 mm 封装的超微型单片机,它是完全集成的混合信号片上系统型 MCU,有很多显著的优点<sup>[6]</sup>:

(1)使用 Silicon Labs 专利的 CIP-51 微控制器内核,采用流水线指令结构,废除了机器周期的概念,指令以时钟周期为运行单位,70%指令的执行时间为一个或两个系统时钟周期,指令最快执行速度可达 25 MIPS。

(2)内部集成有 10 位 200 ksp/s 的 ADC,以及增强型 SMBus 串口,数据传输速率最快可达系统时钟的十分之一。当单片机协同工作时,由于从机全权负责信号的采集与转换,因此主机有更多的时间进行数据后续处理工作。

(3)引入功能选择开关(也称交叉开关),允许将内部数字系统资源分配给任意 I/O 引脚,极大地提高了端口配置的灵活性。

(4)采用更加先进的时钟系统,时钟振荡频率是可编程的,在程序运行时,能够实现时钟的内、外切换。

(5)提供有 C2 调试接口电路,允许对器件进行非侵入式(不占用片内资源)、全速的在系统调试,使软件开发变得简单。

### 2.2 SMBus 通信

SMBus 总线与 I<sup>2</sup>C 总线兼容,是一种用于 IC 器件之间的板级同步串行通信总线,具有自动寻址、高低速设备同步和总线仲裁等功能<sup>[7]</sup>。SMBus 总线只有两根线(串行数据线 SDA 和串行时钟线 SCL),是各种总线中使用信号线数量最少的总线。

SMBus 接口电路非常简单(如图 2 所示),实现其通信功能主要靠软件上的控制。




图 2 SMBus 接口电路

设计采用“主收从发”式,具体实现如下:

主接收器方式:在 SDA 上接收串行数据,在

SCL 上输出串行时钟。SMBus 接口首先产生一个起始条件,然后发送含有目标从器件地址和数据方向位的第一个字节。在主接收器方式下数据方向位(R/W)为逻辑‘1’,表示这是一个“读”操作。接着从 SDA 接收来自从器件的串行数据并在 SCL 上输出串行时钟。主器件每收到一个字节后,ACKRQ 位被置‘1’并产生一个中断。软件写 ACK 位,以定义要发出的确认值(向 ACK 位写‘1’产生一个 ACK,写‘0’产生一个 NACK)。软件在接收到最后一个字节后向 ACK 位写‘0’,以发送 NACK。最后,产生一个停止条件,退出主接收器方式。

从发送器方式:在 SDA 上发送串行数据,在 SCL 上接收串行时钟。在从事件被允许的情况下,当接收到一个起始条件和一个含有从地址和数据方向位(此处应为“读”)的字节时,SMBus 接口先进入从接收器方式(接收从地址)。在转入从发送器方式时,会产生一个中断,并且 ACKRQ 位被置‘1’。软件用一个 ACK 对接收到的从地址进行确认,或用一个 NACK 忽略接收到的从地址。如果接收到的从地址被忽略,从事件中断将被禁止,直到检测到下一个起始条件。如果收到的从地址被确认,软件向 SMB0DAT 写入待发送的数据,SMBus 进入从发送器方式,并发送一个或多个字节的数据。在每发送一个字节后,主器件发出确认位。如果确认位为 ACK,则向 SMB0DAT 写入下一个数据字节;如果确认位为 NACK,则在 SI 被清除前不再写 SMB0DAT。在收到主器件发出的停止条件后,SMBus 接口退出从发送器方式。

### 2.3 低功耗实现

在 CMOS 数字逻辑器件中,功耗受电源电压和系统时钟频率的影响,可由下式进行估算

$$\text{功耗} = CV^2f$$

其中:C 是 CMOS 的负载电容,V 是电源电压,f 是系统时钟频率。在允许的情况下,降低器件的供电电压和工作频率可以减小系统功耗。

设计采用的单片机所要求的电源电压为 2.7 V ~ 3.6 V,典型工作电流为 6.4 mA @25 MHz、9 μA @32 kHz。为了实现低功耗,采用 3.0 V 供电电压,而不采用 3.3 V。同时,通过软件选择合适的时钟,使单片机工作在双频模式下,即在 A/D 转换和数据传输时采用高频时钟,在空闲等待时采用低频时钟;利用该单片机自有的可编程电源管理方式,使其在无采集任务时进入最小功耗的停机模式。

### 2.4 程序流程

采用边采集边传输的思想,提升信息处理的实

时性。先启动从机(1)进行 A/D 转换,待结束后启动从机(2)进行 A/D 转换,此时从机(1)和主机(3)进行 SMBus 数据传输;然后从机(2)和主机(3)进行 SMBus 数据传输,从机(1)再开始 A/D 转换。依次反复,交替运行,时序由主机(3)进行总体控制。

主机和从机程序流程如图 3 和图 4 所示。




图 3 主机程序流程图




图 4 从机程序流程图

### 3 多处理器模块小型化设计

#### 3.1 堆叠式组装结构

在思想上突破平面连接的限制,采用堆叠结构<sup>[8-9]</sup>实现电路的三维立体连接,即在 Z 轴方向上,功能芯片间实现无 PCB 的首尾直接连接,最大限度地利用有限空间。在实际应用中,3 片 MCU 分别包装在独立的单封装结构体内部,各个功能部件之间根据需要插入转接层,通过堆叠式垂直互连组装到一起,实现电路连接,形成微系统,其组装示意图如图 5 所示。




图 5 堆叠式立体组装示意图

其中,具有双面电极结构的集成电路封装体和具有电路转换功能的转接层是实现堆叠式组装的关键。

具有双面电极结构的集成电路封装体改变了常规芯片仅有单面引脚或只能进行表面贴装焊的情况,使多层垂直互连变得简单。

转接层可实现相邻两个双面电极封装体各电极间的任意跨接,提高了芯片的利用率。

#### 3.2 堆叠式组装实验

堆叠式垂直互连组装的目的是实现系统的微型化和小型化。设计采用基板之间面互连与周边互连相结合的叠层形式实现垂直互连,将基板内金属化通孔的垂直互连法与焊料球阵列的垂直互连法相结合,用通孔在双面电极集成电路封装体之间制作接触点阵,层层堆叠,完成立体组装,如图 6 所示。实验中的集成电路封装体为 10 mm,并沿其周圈 8 mm 上布置了 32 个通孔焊盘,每个孔的直径均为 0.3 mm,焊盘直径为 0.5 mm。



图 6 堆叠式立体组装实物图

堆叠式三维立体组装技术不但能够有效提高系统集成度,减小系统体积,减轻系统重量;而且由于在很大程度上缩短了芯片间的连线长度,因此能够很好地减小系统的寄生电容,降低系统的功耗和噪声。

### 4 结论

本文研究的微小型多处理器系统可以对 25 像元的贫点阵探测器每秒 1000 帧以上的信号变化进行可靠地检测;系统全速运行时,峰值工作电流小于 30 mA,最大功耗小于 100 mW;系统体积控制在 10 mm × 12 mm 的空间内。该系统适用于微小型光电目标探测领域。

#### 参考文献:

[1] 陈正浩. 军用电子装备高密度组装展望[J]. 电讯技术, 2000, 2: 82-86.  
 [2] Hiroshi Yamada, Takashi Togasaki, Masanobu Kimura, Hajime Sudo. High-Density 3-D Packaging Technology Based on the Sidewall Interconnection Method and Its Application for CCD Micro-Camera Visual Inspection System [J]. IEEE Transactions on Advanced Packaging, 2003, 26 (2) : 113-121.

- [3] 王玉菡,曹全喜. 3-D MCM 封装技术及其应用[J]. 电子科技, 2006,3:9-12.
- [4] 孙勃,向建勇等. 基于 ADSP21062 的多处理器系统在实时图像处理中的应用[J]. 红外技术, 2004,26(5):62-65.
- [5] 文鹏程,王向军. 低功耗多处理器贫点阵图像采集系统[J]. 仪器仪表学报, 2006,27(6)增刊:1358-1359.
- [6] 张迎新,雷文等. C8051F 系列 SOC 单片机原理及应用[M]. 北京:国防工业出版社, 2005.
- [7] 张媛媛,徐雪松等. 基于 C8051F 的 SMBus 串行通信的原理与实现[J]. 微型机与应用, 2004,11:57-60.
- [8] 王向军,王仲等. 堆叠式双面电极封装与堆叠式多芯片组装[P]. 中国专利:2004200852732.
- [9] 赵飞. 堆叠式封装与组装技术的研究[D]. [硕士学位论文], 天津:天津大学, 2006.



文鹏程(1981-),男,博士研究生,研究领域为微小型红外目标探测, victorlion-wen@yahoo.com.cn。



王向军(1955-),男,教授,博士生导师,研究领域为计算机视觉,微光机电系统等, xdocuxjw@vip.163.com。

www.cnki.net