

# 一种 CMOS 集成 MEMS 片上螺旋电感设计与仿真

卢冲赢,徐立新,王婷

北京理工大学机电工程与控制国防科技重点实验室,北京 100081

**摘要** 设计了一种与 CMOS 工艺兼容的 MEMS 片上螺旋电感。电感为矩形平面螺旋线圈结构,并采用电导率较高的铜代替铝制作线圈。利用 MEMS 技术设计了厚金属线圈,同时在 CMOS 级低阻硅衬底中刻蚀空腔,减小了线圈的串联电阻和衬底损耗,提高了电感的  $Q$  值。设计了与 CMOS 工艺相兼容的低温 MEMS 工艺和基于该工艺的 1nH 电感模型。使用 HFSS 软件对该电感模型进行仿真,结果表明,该电感在仿真频率为 6.6GHz 和 10GHz 时  $Q$  值分别达到了 22.37 和 20.74,且自谐振频率大于 20GHz,较传统的 CMOS 片上集成电感有明显改善;同时随着电感线圈厚度的增加,电感的  $Q$  值增加,而电感值( $L$  值)则减小,且在仿真频段内电感值的变化小于 5.5%。

**关键词** MEMS;片上螺旋电感;CMOS 集成; $Q$  值

中图分类号 TN4

文献标识码 A

doi 10.3981/j.issn.1000-7857.2012.06.001

## Design and Simulation of a CMOS Integrated MEMS On-chip Spiral Inductor

LU Chongying, XU Lixin, WANG Ting

National Defense Science and Technology Key Laboratory for Mechatronical Engineering and Control, Beijing Institute of Technology, Beijing 100081, China

**Abstract** A CMOS-compatible MEMS integrated on-chip inductor is designed. The square planar spiral coil program is utilized. The coils are made of copper with a higher conductivity than aluminum. In order to improve the quality factor ( $Q$ ) of the inductor, thick metal coils and cavities etched in the CMOS-grade silicon substrate are designed by the MEMS technology, which can reduce the serial resistance of metal square planar spiral coils and the losses in the low resistance silicon substrate, respectively. A fully CMOS-compatible low temperature MEMS process is presented and a 1nH inductor model with thick metal coils and low-loss MEMS substrate is simulated by using HFSS software. Simulation results show that the inductor obtained by this CMOS-compatible low temperature MEMS process enjoys a high peak quality factor of 22.37 and 20.74 at 6.6GHz and 10GHz with a self-resonant frequency over 20GHz, respectively. The influences of metal coils' thickness on the quality factor and the inductance are also analyzed. When the thickness of the inductor is increased, the quality factor is increased while the inductance is decreased. The fluctuation of the inductance is less than 5.5% in the simulation frequency range.

**Keywords** MEMS; on-chip spiral inductor; CMOS integration; quality factor

## 0 引言

随着无线通信技术的不断发展,对于通信器件的移动性和便携性的需求极大地促进了单片射频集成电路(Radio Frequency Integrated Circuit, RFIC)研究<sup>[1]</sup>。片上集成电感是低

噪声放大器(Low Noise Amplifier,LNA)、压控振荡器(Voltage Controlled Oscillator,VCO)以及功率放大器(Power Amplifier, PA)等单片 RFIC 组成部分的关键无源器件<sup>[2]</sup>。高  $Q$  值(Quality factor, 品质因数) 的电感可以显著提高 RFIC 的性

收稿日期: 2011-12-21;修回日期: 2012-02-14

作者简介: 卢冲赢,博士研究生,研究方向为射频微机电技术,电子邮箱:lcylyr@bit.edu.cn;徐立新(通信作者),研究员,研究方向为射频微机电技术,电子邮箱:lxxu@bit.edu.cn

能,如减小 VCO 的相位噪声等。但由于 CMOS 级硅衬底的高频损耗和薄金属层的欧姆损耗,基于传统 CMOS 工艺的片上集成电感  $Q$  值通常小于 10,难以满足高性能 RFIC 的需求<sup>[3]</sup>。虽然采用模块化接地保护(Patterned Ground Shield,PGS)结构<sup>[4]</sup>等改进措施能够提高传统 CMOS 片上集成电感的  $Q$  值,但是效果并不明显。

针对 CMOS 平面螺旋电感的损耗因素,可以采用 MEMS 技术对电感结构进行改进。目前报道的改进措施主要有使用高电导率的金属制作厚金属线圈以减小欧姆损耗<sup>[3]</sup>、制作悬空电感以减小衬底损耗<sup>[2,5-6]</sup>等。上述几种方案均能改善电感的  $Q$  值,但是悬空结构会导致电感对冲击和振动比较敏感,同时增加封装的难度;厚金属线圈不会影响电感的机械稳固性能,但是需要厚胶光刻工艺和厚金属电镀工艺,制作难度较大,同时金属厚度的增加也会导致线圈之间的邻近效应和寄生电容效应趋于显著,影响电感的  $Q$  值。Raieszadeh 等<sup>[3]</sup>在采用厚金属线圈减小欧姆损耗的同时,对电感下面局部区域刻蚀了深槽结构,在保证机械稳固性能的前提下减小了衬底损耗。但是 Raieszadeh 等只对单圈电感进行了分析,1nH 的电感面积达到了  $800\mu\text{m} \times 800\mu\text{m}$  以上,面积较大,不能很好地满足集成度很高的 RFIC 的需求。在实际的 RFIC 设计中,为了减小电感面积,通常设计所采用的是多圈电感,因此必须考虑线圈间邻近效应和寄生电容效应对电感性能的影响。

针对上述问题,本文设计了一种与 CMOS 工艺相兼容的 MEMS 片上螺旋电感。设计基于电阻率为  $10\Omega \cdot \text{cm}$  硅衬底,通过采用厚铜金属线圈和在衬底背面刻蚀空腔结构的方法减小了欧姆损耗和衬底损耗,提高了电感的  $Q$  值,同时保证了电感的机械稳固性。设计采用了多圈螺旋电感结构,1nH 电感的面积为  $144\mu\text{m} \times 144\mu\text{m}$ ,较好地满足了单片 RFIC 的集成需求。

## 1 片上螺旋电感基础理论与工艺设计

### 1.1 片上螺旋电感理论

典型的片上螺旋电感如图 1 所示<sup>[5]</sup>。片上螺旋电感的主要参数有:内径( $d_{\text{in}}$ )、外径( $d_{\text{out}}$ )、绕线圈数( $N$ )、绕线宽度( $w$ )、绕线间距( $s$ )以及绕线厚度( $t_{\text{metal}}$ )等。图 1 所示电感结构从下往上依次为硅衬底层、绝缘层和金属层,氧化绝缘层的厚度为  $t_{\text{oxide}}$ ,相应的电感单  $\Pi$  集总参数模型如图 2 所示<sup>[5]</sup>。




图 1 典型片上螺旋电感结构

Fig. 1 Typical on-chip spiral inductor layout




图 2 电感集总参数模型

Fig. 2 Lumped parameter model of inductor

图 2 中的  $L_s$  和  $R_s$  分别为电感线圈在低频时的电感值和串联电阻; $C_s$  为电感绕线间寄生电容; $C_{\text{ox}1}$  和  $C_{\text{ox}2}$  为绕线层和衬底之间的绝缘层电容; $R_{\text{sub}1}$ 、 $R_{\text{sub}2}$  和  $C_{\text{sub}1}$ 、 $C_{\text{sub}2}$  分别为衬底的漏电电阻和寄生电容,当电感结构对称时,有  $R_{\text{sub}1}=R_{\text{sub}2}=R_{\text{sub}}$  和  $C_{\text{sub}1}=C_{\text{sub}2}=C_{\text{sub}}$ 。

电感的  $Q$  值定义为一个周期内电感所存储的磁能和所消耗的能量之比,可以表示为

$$Q=2\pi \frac{E_m-E_e}{E_{\text{loss}}}=-\frac{\text{Im}(Y_{11})}{\text{Re}(Y_{11})} \quad (1)$$

其中, $E_m$  和  $E_e$  分别为电感的磁场峰值能和电场峰值能, $E_{\text{loss}}$  为单个周期内电感所消耗的能量, $Y_{11}$  为将集总参数模型视作双端口网络所得到的导纳参数( $Y$  参数)的端口输入导纳。根据  $Q$  值定义,可以通过集总参数模型得到电感的  $Q$  值<sup>[7]</sup>

$$Q=\frac{wL_s}{R_s} \times \frac{R_p}{R_p+[(wL/R_s)^2+1]R_s} \times \left[ 1-\frac{R_s^2(C_s+C_p)}{L_s} - w^2L_s(C_s+C_p) \right] \quad (2)$$

其中

$$R_p=\frac{1}{w^2C_{\text{ox}}^2R_{\text{sub}}}+\frac{R_{\text{sub}}(C_{\text{ox}}+C_{\text{sub}})^2}{C_{\text{ox}}^2} \quad (3)$$

$$C_p=C_{\text{ox}} \frac{1+w^2(C_{\text{ox}}+C_{\text{sub}})C_{\text{sub}}R_{\text{sub}}^2}{1+w^2(C_{\text{ox}}+C_{\text{sub}})^2R_{\text{sub}}^2} \quad (4)$$

式(2)中的第一项为空载  $Q$  值,第二项为衬底损耗因子,最后一项为自谐振因子。增大电感线圈的厚度可以减小线圈的串联电阻  $R_s$ ;衬底背面刻蚀空腔结构可以减小衬底的有效介电常数,进而减小衬底的寄生电容  $C_{\text{sub}1}$  和  $C_{\text{sub}2}$ ,并增大衬底的漏电电阻  $R_{\text{sub}1}$  和  $R_{\text{sub}2}$ ;同时空腔结构减小了由时变磁场在衬底中所感应出的时变电场而导致的涡流损耗。因此,采用厚金属线圈和衬底空腔结构可以改善电感的  $Q$  值。同时,由于衬底寄生电容减小,可以提高电感的自谐振频率,增大电感的带宽。

线圈的电感值( $L$ )定义为

$$L=-\frac{1}{2\pi f} \text{Im}\left[\frac{1}{Y_{21}}\right] \quad (5)$$

其中, $f$  为仿真频率, $Y_{21}$  为  $Y$  参数的端口互导纳。

### 1.2 电感工艺设计

图 3 为设计的电感工艺流程。工艺流程步骤如下:(1) 在厚度  $300\mu\text{m}$ 、电阻率  $10\Omega \cdot \text{cm}$  的硅衬底上采用等离子增强化

学气相沉积 (Plasma Enhanced Chemical Vapor Deposition, PECVD) 在 300℃ 条件下淀积 7μm 厚的二氧化硅绝缘层;(2) 蒸镀并图形化厚度 3μm 的 Cr-Cu-Cr 金属层作为电感底层引线,Cr/Cu 种子层用以改善铜与电介质的接触性能;(3) PECVD 淀积 6μm 厚的二氧化硅, 并刻蚀电感引线孔;(4) 电镀 6μm 铜作为电感引线;(5) 利用化学机械抛光 (Chemical Mechanical Polishing, CMP) 对表面进行抛光处理, 溅射 Cr/Cu 种子层, 厚胶涂覆并图形化, 电镀铜金属作为电感线圈和上层引线, 去除光刻胶和种子层;(6) 使用双面光刻工艺和 Bosch 时分复用法反应离子深刻蚀 (Deep Reactive Ion Etching, DRIE) 在衬底背面刻蚀空腔, 刻蚀深度为 290μm, 电感硅衬底厚度减薄为 10μm。




图 3 电感工艺流程设计

Fig. 3 Fabrication process flow of inductor

## 2 仿真结果分析

采用 Ansoft HFSS 电磁仿真软件对设计的电感进行建模与仿真。在电感模型中定义双端口, 通过仿真得到端口的  $Y$  参数, 代入式(1)和式(5)即可得到电感的  $Q$  值与电感值  $L$ 。由于所建立的电感模型并非完全对称, 因此两个端口的  $Q$  值和电感值  $L$  并不完全相同。

图 4 为在 HFSS 中建立的电感模型。为了便于比较分析,




图 4 电感仿真模型

Fig. 4 Simulation models of inductor

同时设计了没有刻蚀空腔的电感模型, 设刻蚀空腔的电感代号为  $L_1$ , 未刻蚀空腔的电感代号为  $L_0$ 。模型的主要参数如表 1 所示, 设空腔刻蚀深度为  $d_e$ , 电感线圈圈数为  $N$ 。

表 1 电感参数

Table 1 Parameters of inductor

| $N$ | $d_{in}/\mu m$ | $d_{out}/\mu m$ | $w/\mu m$ | $s/\mu m$ | $t_{metal}/\mu m$ | $t_{oxide}/\mu m$ | $d_e/\mu m$ |
|-----|----------------|-----------------|-----------|-----------|-------------------|-------------------|-------------|
| 2.5 | 80             | 144             | 8         | 4         | 20                | 13                | 290         |

图 5 为  $L_1$  与  $L_0$  的  $Q$  值随频率变化的曲线图。 $L_1$  的  $Q$  值在频率为 6.6GHz 时达到最大值, 为 22.37, 较传统的 CMOS 片上电感的  $Q$  值有很大提高。在较低频段上,  $L_1$  的  $Q$  值与无空腔和厚金属结构的  $L_0$  相差不大, 说明在较低频段, 衬底损耗不会对电感性能形成明显的影响, 空腔结构对衬底损耗的改善作用并不大。当频率高于 7GHz 时,  $L_1$  的  $Q$  值比  $L_0$  的  $Q$  值有明显提高, 在 10GHz 时  $Q$  值提高达到了 5 左右, 达到原 20.74, 且电感自谐振频率大于 20GHz 说明空腔结构在较高频率下能够有效地降低衬底的损耗。该结论与 Yishay、Tseng 等得到的  $Q$  值变化情况相符<sup>[5,8]</sup>, 可以由式(2)的衬底损耗因子项得出, 也可由麦克斯韦方程进行推导。



图 5  $L_1$  与  $L_0$  的  $Q$  值随频率变化曲线Fig. 5 Quality factor of  $L_1$  and  $L_0$  vs frequency

图 6 与图 7 分别为  $L_1$  与  $L_0$  在不同  $t_{metal}$  条件下  $Q$  值与频率的变化曲线, 其中图 6 为仿真频段内的  $Q_{max}$  值, 图 7 为  $f=10$ GHz 时的  $Q$  值。可见  $L_1$  的  $Q$  值在不同  $t_{metal}$  条件下均比  $L_0$  有所提高, 但是  $Q_{max}$  提高较小, 主要原因是  $Q_{max}$  出现在 5—6GHz, 如前所述, 该频段空腔结构对衬底损耗的改善效果不大。但当频率增大时, 低阻硅衬底中磁感应涡流损耗就逐渐成为影响衬底损耗的主要因素, 因此在较高频段,  $L_1$  与  $L_0$  的  $Q$  值相差达 4,  $L_1$  的  $Q$  值改善相对于  $L_0$  在 20% 以上, 同时提高了电感的自谐振频率, 扩大了电感的应用带宽。

由图 6 与图 7 可知, 当  $t_{metal}$  增大时电感的  $Q$  值持续增大。对于采用多线圈结构的电感, 线圈之间存在邻近效应和寄生

图 6  $L_1$  和  $L_0$  的  $Q$  最大值随  $t_{\text{metal}}$  的变化曲线Fig. 6 Maximum quality factor of  $L_1$  and  $L_0$  vs  $t_{\text{metal}}$ 

电容效应,由于存在磁感应涡流,相邻线圈会造成电流拥塞现象,增大了线圈的串联电阻,从而降低电感的  $Q$  值。为了满足高集成度的要求,本文所设计的电感线圈圈数  $N=2.5$ ,线圈面积仅为  $144 \mu\text{m} \times 144 \mu\text{m}$ ,但是由于线圈采用了中空结构,并设计了较大的绕线间距,从而改善了电感在高  $t_{\text{metal}}$  条件下的  $Q$  值特性,该结果与陈雪芳等<sup>[9]</sup>得到的结论相吻合。



图 7  $f=10\text{GHz}$  时  $L_1$  和  $L_0$  的  $Q$  值与  $t_{\text{metal}}$  的变化曲线Fig. 7 Quality factor of  $L_1$  and  $L_0$  vs  $t_{\text{metal}}$  ( $f=10\text{GHz}$ )

图 8 所示为  $L_1$  的电感值与不同  $t_{\text{metal}}$  的关系曲线。当  $t_{\text{metal}}$

图 8 不同  $t_{\text{metal}}$  条件下  $L_1$  的电感值与频率关系曲线Fig. 8 Quality factor of  $L_1$  vs frequency and  $t_{\text{metal}}$ 

增大时,  $L_1$  的电感值( $L$  值)减小,在  $t_{\text{metal}}=20 \mu\text{m}$  时电感值为  $1\text{nH}$  左右,且在仿真频段内相对于  $1\text{nH}$  设计指标变化率不超过 5.5%,满足设计指标要求。

### 3 结论

设计了一种与 CMOS 工艺兼容的 MEMS 片上螺旋电感,采用厚金属线圈和空腔结构来改善电感的  $Q$  值特性;设计的电感  $Q_{\max}$  值达到了 22.37,较传统的 CMOS 片上电感有较大提高。对不同金属厚度对电感  $Q$  值和  $L$  值的影响进行仿真分析,结果表明,对于采用中空结构和较大绕线间距的片上集成电感,增加金属层厚度能够提高电感的  $Q$  值,但是电感的  $L$  值将减小,同时电感的  $L$  值在较大的频段内变化小于 5.5%,较好地保证了  $L$  值的一致性。

### 参考文献(References)

- [1] Khalid A S, Al-Khateed K A S, Subki M M M. Low phase noise performance of VCO using MEMS [C]//Proceedings of the International Conference on Computer Communication Engineering. Kuala Lumpur, Malaysia: Inst of Elec, 2008: 1278–1283.
- [2] Yishay R B, Stolyarova S, Shapita S, et al. A CMOS low noise amplifier with integrated front-side micromachined inductor [J]. *Microelectronics Journal*, 2011, 42: 754–757.
- [3] Raieszadeh M, Monajemi P, Yoon S W, et al. High - $Q$  integrated inductors on trenched silicon islands [C]//Proceedings of the 18th IEEE International Conference on Micro Electro Mechanical Systems. Atlanta, United States: Institute of Electrical and Electronics Engineers Inc, 2005: 199–202.
- [4] El Ouakkadi A. 5-GHz low phase noise CMOS LC-VCO with PGS inductor suitable for ultra-low power applications [C]//Mediterranean Microwave Symposium. Tangiers, Morocco: IEEE Computer Society, 2009.
- [5] Yishay R B, Stolyarova S, Shapira S, et al. High performance MEMS 0.18  $\mu\text{m}$  RF -COMS inductors [C]//IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems. Tel Aviv, Israel: IEEE, 2008.
- [6] Huang T H, Hsueh J J. 5-GHZ low phase-noise CMOS VCO integrated with a micromachined switchable differential inductor [J]. *IEEE Microwave and Wireless Components Letters*, 2008, 18(5): 338–340.
- [7] Yue C P, Wong S S. On-chip spiral inductors with patterned ground shields for Si-based RF IC's [J]. *IEEE Journal of Solid-State Circuits*, 1998, 33(5): 743–752.
- [8] Tseng S H, Hung Y J, Juang Y Z, et al. A 5.8-GHz VCO with CMOS-compatible MEMS inductors [J]. *Sensors and Actuators A*, 2007, 139: 187–193.
- [9] 陈雪芳, 程东方, 杨文荣. 硅衬底 CMOS 射频集成电路中金属厚度对平面螺旋电感  $Q$  值的影响 [J]. 上海大学学报: 自然科学版, 2005, 11(5): 455–459.  
Chen Xuefang, Cheng Dongfang, Yang Wenrong. *Journal of Shanghai University: Natural Science Edition*, 2005, 11(5): 455–459.

(责任编辑 马宇红,代丽)