

基于某测高雷达的数字信号处理器研究*

黑 蕾,程 刚

(中国兵器工业第203研究所,西安 710065)

摘要:根据弹载环境对雷达高度表的具体要求,介绍了某测高雷达的原理及其数字信号处理软、硬件设计。该系统采用DSP为主处理器,FPGA控制外围电路,构建DSP+FPGA的全数字化信号处理系统,该平台体积小、处理速度快、工作稳定、测高精度高,并通过调试和实验结果证明该设计能实现测高功能,达到系统设计的要求。

关键词:测高雷达;DSP;FPGA

中图分类号:TN957.51 **文献标志码:**A

The Research on Digital Signal Process Based on Height-finding Radar

HEI Lei, CHENG Gang

(No. 203 Research Institute of China Ordnance Industries, Xi'an 710065, China)

Abstract: The theory and digital signal processing software and hardware design method of height finding radar based on the requirements of missile-borne radar altimeter. This systems adopts DSP as the main processor and FPGA as peripheral control circuits to establish digital hardware processing platform. The system is featured with small volume, fast speed, reliable performance and high precision, and this system can achieve height-finding function and meet system requirements based on debugging and test.

Keywords: height finding radar; DSP; FPGA

0 引言

雷达高度表是利用测量电磁波传播延迟时间的原理来确定空中飞行器的高度,它是安装在飞行器上测量和显示飞行器离地面相对高度的仪器设备。导弹在飞行过程中一般需要确定其实时高度,因此雷达高度表成为导弹的重要组成部分。

武器系统对雷达高度表的要求是:不受天气的影响,并且具有重量轻、体积小、功耗低、精度高优点,在导弹受温度、振动、冲击等环境条件影响下,高度表能精确的测量相对地面高度。

文中采用调频连续波测高方式,根据回波信号进行目标的高度识别和跟踪。根据测高范围为4.8~480m,测高精度为2m的系统指标要求,对实现测高功能的数字信号处理器的硬件结

构和软件算法实现进行详细介绍,并根据外场试验结果对其可行性进行分析。

1 雷达高度表测高原理

根据工作原理,雷达高度表可以分为连续波调制型和脉冲调制型。连续波调制型高度表发射一个频率随时间变化的信号,经过一段时间延迟后,接收机接收反射回来的回波信号,回波信号与发射信号混频后产生差频信号。差频信号具有与高度相对应的时间延迟,可根据延迟时间确定高度。脉冲调制型高度表是将调制电磁脉冲信号照射到地球表面,测量回波信号相对发射脉冲的延迟时间确定高度。脉冲调制型不适合近距离测高,连续波调制型适于近距离测高。本设计为弹载高度表,导弹飞行高度在500m范围内,属于低作用距离测高,因此选用FMCW体制

* 收稿日期:2008-08-26

作者简介:黑蕾(1982-),女,陕西绥德人,助理工程师,硕士研究生,研究方向:数字信号处理。

进行测高。

连续波调频测高是采用回波信号与发射信号进行自相关处理来提取高度信息的。如图 1 所示,雷达工作时,发射机经天线向空间发射一串重复周期一定的高频脉冲,如果在电磁波传播的途径上有目标存在,那么雷达就可以接收到由目标反射回来的回波。假定调制信号为理想锯齿波,且不考虑寄生调幅和多普勒频偏的影响,锯齿波线性调频测高系统的发射——回波时频曲线图及相应的差频信号时频曲线图分别见图 1 和图 2。




图 1 发射-回波信号时频曲线图

其中, T_m 为锯齿波信号调制周期; τ 为回波信号的时间延迟; ΔF_m 为最大调制频偏; f_0 为中心频率。




图 2 差频信号时频曲线图

图 1 中,实线为发射信号的时频曲线,虚线为回波信号的时频曲线,设发射信号频率为:

$$f_t = f_0 + \frac{df}{dt}t \quad (0 < t \leq T_m)$$

回波信号频率为:

$$f_r = f_t(t - \tau) = f_0 + \frac{df}{dt}(t - \tau) \quad (\tau < t \leq T_m + \tau)$$

混频器将发射与回波信号混频后得到的差频信号频率为:

$$f_i = |f_t - f_r| = \frac{df}{dt}\tau$$

由于

$$\frac{df}{dt} = \frac{\Delta F_m}{T_m}$$

$$\tau = 2R/C$$

其中, R 为弹目距离,可以得到:

$$R = \frac{T_m C}{2\Delta F_m} f_i$$

由上式可知,在调制参数 ΔF_m 和 T_m 一定的条件下,差频 f_i 与距离 R 成正比,测得差频 f_i 即可计算出距离 R 。

2 信号处理系统硬件设计

数字信号处理器主要功能是将高度表探测器前端输入的差频信号进行处理,实时输出高度信息。信号处理方法的优劣对雷达高度表的测距精度等指标有着很重要的作用,因此对雷达高度表的信号处理方法的研究显得很重要。随着信号处理的数字化,各种基于数字化的信号处理方法也层出不穷,尤其是基于 FFT 快速傅里叶算法的信号处理方法,对提高精度起到了重要的作用。

文中利用成熟的 IP 技术、现场可编程超大规模集成电路 FPGA 和数字信号处理技术,实现更高精度、更高准确度、更小体积的全数字化信号处理器设计,使信号处理器的可靠性、稳定性以及算法的灵活性更高。

本系统采用 DSP+FPGA 构建全数字化信号处理系统。DSP 是整个系统的计算中心,负责复杂算法的实现;FPGA 负责数据的采集处理,外围器件的控制等功能。这种结构充分利用了 DSP 和 FPGA 各自的优点,分别是:

FPGA: 可以实现多级并行运算提高速度,接口控制灵活。

DSP: 易于设计调试,适合复杂算法,时钟频率高,结构成熟稳定。

这种结构既可以发挥硬件的高速性,又利用了软件的灵活性,两者的结合可以极大地提高系统的整体处理速度,而且开发周期短,修改方便,工作可靠。

信号处理系统硬件由三大模块组成,分别是:A/D 转换模块、FPGA 模块以及 DSP 模块。

2.1 AD 模块

A/D 转换模块对雷达探测器前端输入的模拟差频信号进行采样,并且把采集到的信号进行放大处理,转换成适合处理模块计算的数据格式。

本系统选用双路 12bit ADC 芯片 AD9238 进行 AD 采样,其中采样频率为 1MHz。待采样模

拟信号输入先进行阻抗匹配,然后经由运放 AD813 进行缓冲放大,再通过差分放大器 AD8138 转变成差分信号送给 ADC 芯片。数据采集电路设计如图 3 所示。



图 3 数据采集原理框图

2.2 FPGA 模块

FPGA 选用 ALTERA 公司 ACEX1K 系列的 EP1K50TI-144 作为 FPGA 芯片,FPGA 负责 AD 转换后数据的存储和预处理并与 DSP 进行通讯,将处理结果按相应的格式输出到外部接口和串口上。

FPGA 在接收到同步脉冲的上升沿后开始 ADC 采样,采样结束后发送给 DSP 中断请求信号,而后等待 DSP 控制的 DMA 传输开始后传送数据。DMA 传送结束后,FPGA 根据和 DSP 之间的读写信号接收处理结果。最后将结果发送到外部接口、串口上。FPGA 模块的内部逻辑框图如图 4 所示。




图 4 FPGA 设计原理框图

2.3 DSP 模块

DSP 选用 AD 公司的 ADSP 21065L,DSP 主要负责将 FPGA 传送来的数据进行处理并返回给 FPGA,并且负责开机自检和 AGC 控制。FPGA 向 DSP 发送中断请求,DSP 通过 IRQ 响应中断,打开 DMA 接收数




图 5 DSP 设计结构框图

据,接收的数据存入乒乓缓存中,接收完成后将数据进行 FFT 处理,根据频谱值进行状态识别,并将识别结果返回 FPGA。DSP 与外围结构的连接框图如图 5 所示。

3 信号处理系统软件设计

软件算法要实现的功能:求得差频信号的频率,确定所测高度。软件流程图如图 6 所示。




图 6 数字信号处理器软件流程图

初始化完成后,系统进入自检状态,检查前端和信号处理器工作是否正常。自检正常后,转入搜索状态,当差频信号符合捕获条件,系统转至跟踪状态。系统跟踪为实时跟踪,每 10ms 输出一次当前时刻的高度值。

软件主要由 C 语言和 VHDL 语言构成。C 语言是 DSP 的硬件描述语言,主要进行测高算法的实现;VHDL 语言是 FPGA 的硬件描述语言,主要完成数据缓冲、接口等功能,下面分别对两大模块进行介绍。

3.1 FPGA 软件设计

FPGA 片内产生同步脉冲信号,在同步脉冲的上升沿将 AD 采样数据存入片内 FIFO 中,并通过 DMA 传输方式将数据传入 DSP。DMA 传送结束后,FPGA 等待 DSP 的处理结果,根据和 DSP 之间的状态信号将此结果进行进一步处理,最后输出高度信息。FPGA 程序是由一系列进程组成的,分别为:

- FIFO 数据传输进程
- 系统扫描进程

- 系统跟踪进程
- 脉冲同步设计进程
- 系统初始化进程

3.2 DSP 软件设计

DSP 程序负责将 FIFO 传入的数据进行处理,并将处理结果返回 FPGA。DSP 程序包括时频转换、自检、状态识别 3 个子程序。

1) 自检。系统开机后应进行自检,信号处理发送自检信号给毫米波前端,模拟已知高度,信号处理计算差频频率,解算高度,并将解算高度与已知高度进行比较,判断系统是否正常。

2) 时频转换。将时域信息转化成频域信息分为 3 个步骤:FIR 滤波器设计、FFT 的 DSP 实现、谱峰搜索。

3) 状态识别。判断系统处于搜索状态还是跟踪状态,根据不同的状态进行不同的算法处理,并将处理结果返回 FPGA。

4 系统调试及外场试验结果

为验证高度表能否满足功能,对其进行高塔实验。将目标分别置于 95m、195m、445m 处,高度表接收回波信号,并经过数字信号处理器






图 7 不同距离处频谱图

处理得出信号的频谱。为了对比,同时也给出了理论分析的频谱图。其中实线表示实测的差频频谱图,虚线表示仿真结果。如图 7 所示。

从以上对比可以看出,这套高度表系统在近距离测高时有很理想的性能,仿真结果和实测结果基本相同。该设计实现了调频连续波雷达高度表的测高功能,差频信号在数字化处理基础上能够很好地反应出高度信息,达到了系统设计要

5 结论

文中所述的测高雷达的设计思想已经在某雷达系统中成功应用,该测高雷达的设计指标满足系统要求,能在距离目标 5km 处准确可靠地完成跟踪目标的任务。根据试验结果分析,该数字信号处理系统性能稳定、实时处理性强、抗干扰性强,具有很高的应用价值。

参考文献:

- [1] 丁鹭飞,耿富录. 雷达原理[M]. 3 版. 西安:西安电子科技大学出版社,2005.
- [2] 苏涛,吴顺君,李真芳,等. 高性能 DSP 与高速实时信号处理[M]. 2 版. 西安:西安电子科技大学出版社,2002.
- [3] 褚振勇,翁木云. FPGA 设计及应用[M]. 西安:西安电子科技大学出版社,2002.
- [4] 宋玮. FMCW 雷达测距精度及其信号处理技术的研究[D]. 南京:南京理工大学,2004.
- [5] Merrill I Skolnik. Radar handbook[M]. Publishing House of Electronics Industries,2003.
- [6] Howard Johnson. High-speed digital design[M]. Publishing House of Electronics Industries,2006.

(上接第 268 页)

方法研究[D]. 石家庄:军械工程学院,2008,3.

- [3] 苏永定. 机电产品测试性辅助分析与决策相关技术研究[D]. 长沙:国防科学技术大学,2004,11.
- [4] 康波,吕炳朝,陈光瑛. 基于混沌搜索的故障测试集最小化方法[J]. 微电子学与计算机,2003,20(4):63-65.
- [5] 唐巍,郭镇明,唐嘉亨,等. 复杂函数优化的混沌遗传算法[J]. 哈尔滨工程大学学报,2000,21(5):1-5.

- [6] 江亚东,吴竹青,陈因硕,等. 一种改进的基于混沌搜索策略小波神经网络遗传学习算法[J]. 装备指挥技术学院学报,2002,13(2):49-52.
- [7] 李兵,蒋尉孙. 混沌优化方法及其应用[J]. 控制理论与应用,1997,14(4):613-615.
- [8] 王小平,曹立明. 遗传算法—理论、应用与软件实现[M]. 西安:西安交通大学出版社,2002:18-50.
- [9] 郭鹏飞,韩英仕. 离散变量结构优化设计的混沌遗传算法[J]. 辽宁工程技术大学学报,2007,26(1):68-70.