

基于可靠性分析的胚胎硬件容错策略选择方法

张 瑾, 王友仁

(南京航空航天大学 自动化学院, 南京 210016)

摘要 胚胎硬件的容错策略是影响阵列可靠性的重要因素, 可靠性分析可从理论上得到理想的容错策略和阵列布局, 为硬件优化设计提供目标。胚胎硬件可靠性分析的传统模型仅考虑阵列布局结构, 视细胞为固定节点, 不考虑容错电路设计中细胞内部电路模块的变化, 未能全面反映电路设计的实际情况。针对这一不足, 提出了新的可靠性模型, 将细胞内配置存储器和输入输出布线器电路的变化情况引入到建模过程中, 经过实例仿真分析, 总结出了基于可靠性分析的容错策略选择方法和分析步骤, 给出了可指导如何选择容错策略选择的量化条件。

关键词 胚胎硬件; 可靠性分析; 容错策略; 自修复; 设计准则

Guidelines to fault-tolerant strategy selection in embryonics hardware based on reliability analysis

ZHANG Zhai, WANG You-ren

(College of Automation Engineering, Nanjing University of Aeronautics and Astronautics, Nanjing 210016, China)

Abstract Fault-tolerant strategy is one of the most important effects on the reliability of embryonics hardware. The best fault-tolerant strategy and array layout could be derived from reliability analysis. The traditional reliability model of embryonics hardware was based only on the layout of the array, all cells in the structure were treated as fixed nodes, and the changes of the cell modules in circuit realization were not considered. In this article, a new model was presented with the configuration memory and the I/O routing switch which would change in different fault-tolerant strategies. According to a case study, the methods and procedures in selecting fault-tolerant strategy were summarized. Lastly, the specific quantitative selection criteria based on the example was obtained, and could be directly used to guide the selection of fault-tolerant strategy.

Keywords embryonics hardware; reliability analysis; fault-tolerant strategy; self-repairing; design guidelines

1 引言

空天探索、极端环境和无人值守环境下工作的电子系统故障率高、维修困难, 基于仿生硬件故障自主修复能力的容错设计是提高其可靠性、保障系统工作的有效方法。当前, 仿生硬件的自修复研究主要从演化硬件 (evolvable hardware) 和胚胎硬件 (embryonics hardware) 两个方面实现, 演化硬件将可重构硬件与进化算法相结合, 在硬件发生故障时, 能够由进化算法自主进化出不包含故障单元的新电路结构, 从而实现故障修复, 但进化算法的随机性和大规模电路难以在线评价是限制其发展的瓶颈; 胚胎硬件思想用二维电子细胞阵列模仿生物多细胞组织结构, 使构造的电子系统具有生长发育、自学习和自愈等类生物学特性, 每个电子细胞结构相同, 任意细胞都可相互替换, 每个细胞都包含自诊断逻辑, 可自主检测故障并触发自修复容错, 其自修复过程不需进行系统重新配置。基于胚胎硬件的容错不仅硬件利用率高, 而且采用分布式的自主控制方式, 容错速度、功耗、时延等性能都得到了大大改善^[1-3]。

收稿日期: 2010-09-29

资助项目: 国家自然科学基金 (60871009, 61202001); 南京航空航天大学青年科技创新基金 (NS2010086, NS2012024)

作者简介: 张瑾 (1980-), 男, 安徽歙县人, 讲师, 博士研究生, 研究方向: 仿生硬件自修复、可重构电子系统设计; 王友仁 (1963-), 男, 江苏溧阳人, 教授, 博士生导师, 研究方向: 可重构硬件设计、智能故障诊断等。

目前, 胚胎硬件研究主要是探索新型阵列结构和新的细胞电路设计方法, 主要任务是如何在硬件中实现胚胎思想, 针对系统阵列的、容错策略的可靠性分析研究缺乏, 但胚胎硬件容错设计的关键技术中, 容错策略的选择是非常重要的一环, 它控制着无故障的空闲细胞对故障细胞的替代, 恰当的容错策略能够提高系统硬件资源利用率和可靠性.

胚胎硬件研究的容错策略主要是行/列移除和细胞移除^[4-5], 虽然有研究者从逻辑结构上提出分层、分簇策略, 但细胞替换实施过程还仍然采用的是这两种策略. 在胚胎硬件容错策略可靠性分析研究中, 目前仅有 Ortega, Tyrell^[6-7] 分析了不同容错策略对系统可靠性的影响, 林勇^[8] 分析了细胞阵列布局结构对系统可靠性的影响, 但他们的研究都从阵列布局出发, 将细胞视为固定节点, 没有考虑电路设计中细胞电路内部模块会因策略不同而改变的情况, 因此, 他们认为细胞移除策略能获得始终比行/列移除策略高的系统可靠性的研究结论与实际设计是不符的. 本文从胚胎硬件基本原理出发, 在胚胎硬件容错策略的传统可靠性模型基础上, 结合设计实践过程细胞电路内部模块变化情况的分析, 建立更贴近设计实际的可靠性模型, 并进行可靠性分析, 从可靠性高低角度, 寻找胚胎硬件容错设计的容错策略选择理论依据.

2 胚胎硬件原理

2.1 胚胎硬件基本结构

图 1 所示为胚胎硬件的阵列和细胞内部结构, 系统由结构完全相同的电子细胞以二维阵列形式构成, 每个细胞与东西南北四个方向的相邻细胞有直接连线. 系统功能由细胞实现, 配置功能的称为工作细胞, 未配置功能的细胞称为空闲细胞(用于容错)^[5]. 细胞内部结构主要包含功能模块、控制模块、配置存储器、坐标发生器和输入输出布线器, 功能模块实现主要逻辑功能, 控制模块负责控制整个细胞的工作和时序, 配置存储器存储细胞的配置信息, 坐标发生器决定细胞具体执行的功能, 输入输出布线器用以连接细胞之间信号和传送数据.




图 1 胚胎硬件阵列和细胞内部结构图

2.2 自修复容错策略

胚胎硬件阵列中, 由于电子细胞本身没有容错能力, 出现故障只能“死亡”, 其功能由阵列中的空闲细胞代替. 自修复就是细胞自主控制实现空闲细胞对故障细胞的功能替代, 以保持系统功能完整. 图 2 和图 3 分别说明了行/列移除(以行移除为例)和细胞移除策略的工作原理.




图 2 行移除策略工作原理




图 3 细胞移除策略工作原理

行移除策略: 故障细胞所在行细胞全部“死亡”并“透明”, 故障行所有细胞仅起导线的作用, 如图 2(c) 所示, 该行和位于该行上方的所有细胞功能依次上移。

细胞移除策略: 故障细胞所在行有空闲细胞时, 先进行行内细胞移除, 自故障细胞开始, 右边细胞功能依次右移, 如图 3(b) 所示, 如空闲细胞不少于故障细胞, 行内即可完成修复; 如果行内空闲细胞少于故障细胞, 则触发行移除, 其原理与行移除策略相同, 如图 3(d) 所示。

3 胚胎硬件自修复容错的可靠性建模和分析

3.1 可靠性建模的相关背景 [9]

(1) k -out-of- m 模型包含 m 个单元, 但只要求其中 k 个单元能正常工作的系统称为满足 k -out-of- m 模型的系统, 胚胎硬件阵列结构工作满足 k -out-of- m 模型。 k -out-of- m 模型系统的可靠度可表示为:

$$R(t) = \sum_{i=k}^m C_m^i p(t)^i (1-p(t))^{(m-i)} = \sum_{i=k}^m C_m^i e^{-\lambda i t} (1 - e^{-\lambda t})^{(m-i)} \quad (1)$$

其中 $p(t) = e^{-\lambda t}$ 为每个单元正常工作的概率分布函数 (称为可靠度), λ 为单元失效率, 取常数, 单位为 $10^{-6}/\text{h}$ 。由于可靠度是一个随时间变化的量, 难以度量, 一般用平均无故障时间 MTTF(mean time to failure) 来衡量系统可靠性。MTTF 与 $R(t)$ 的关系为:

$$MTTF = \int_0^\infty R(t) dt \quad (2)$$

(2) 胚胎阵列结构的描述胚胎硬件阵列由工作细胞阵列和空闲细胞阵列组成, 定义胚胎阵列总规模为 $N \times M$, 工作细胞阵列规模为 $n \times m$, 其中, N, n 分别为总阵列和工作细胞阵列的行数, M, m 分别为总阵列和工作细胞阵列的列数, 细胞之间相互独立。胚胎硬件的设计目标是在固定硬件上实现特定逻辑功能 (实际设计过程往往如此), 相关变量可定义为:

① 总细胞阵列规模为 $N \times M$, N, M 为定值;

② 工作细胞总数 $c = n \times m$, c 为定值, n, m 为变量: 实现特定功能所需的工作细胞数不变, 但工作细胞的结构布局可变。

(3) 传统可靠性模型 [6-10]

① 行/列移除策略的可靠性模型

以行移除策略为例, 每行中每个工作细胞都可靠则该行可靠, 在总共 N 行中, 有 n 行可靠则阵列可靠, 阵列所有行的可靠性满足 k -out-of- m 模型, 则行移除策略模型的可靠度 $R_{he}(t)$ 和可靠性 $MTTF_{he}$ 分别为:

$$R_{he}(t) = \sum_{i=n}^N C_N^i R_{hhe}(t)^i (1 - R_{hhe}(t))^{N-i} = \sum_{i=n}^N C_N^i e^{-m\lambda i t} (1 - e^{-m\lambda t})^{N-i} \quad (3)$$

$$MTTF_{he} = \int_0^\infty R_{hl}(t) dt = \int_0^\infty \sum_{i=n}^N C_N^i e^{-m\lambda i t} (1 - e^{-m\lambda t})^{N-i} dt = \frac{1}{m\lambda} \sum_{i=n}^N \frac{1}{i} \quad (4)$$

其中, $R_{hhe}(t) = e^{-m\lambda t}$ 为每一行的可靠度。

② 细胞移除策略的可靠性模型

每行中有 m 个细胞可靠则该行可靠, 阵列中有 n 行可靠则阵列可靠, 所以, 细胞移除策略下行/列的可靠性都满足 k -out-of- m 模型。故每行可靠度为:

$$R_{hxe}(t) = \sum_{i=m}^M C_M^i e^{-\lambda i t} (1 - e^{-\lambda t})^{M-i} \quad (5)$$

阵列的可靠度 $R_{xe}(t)$ 和可靠性 $MTTF_{xe}$ 分别为:

$$R_{xe}(t) = \sum_{j=n}^N C_N^j R_{hxe}(t)^j (1 - R_{hxe}(t))^{N-j} \quad (6)$$

$$MTTF_{xe} = \int_0^\infty \sum_{i=n}^N C_N^i R_{hxe}(t)^i (1 - R_{hxe}(t))^{N-i} dt \quad (7)$$

3.2 改进的可靠性模型

(1) 容错策略对细胞电路面积影响的分析

胚胎硬件自修复容错策略的传统可靠性模型仅从细胞阵列的布局角度分析, 细胞被抽象为一个面积和组成都不变的点。而实际胚胎硬件设计表明^[11-14]: 细胞电路在实现功能所需的基本硬件资源消耗基础上, 采用的容错策略不同, 部分组成模块的结构会发生变化, 细胞占用资源的面积会增加, 其中, 行/列移除策略下细胞面积随空闲细胞分布和多少的变化会少量增加, 而细胞移除策略下细胞电路面积会发生很大变化。主要原因有下面两个:

①配置存储器容量增大

行移除策略中, 每个细胞只可能替代同列下方细胞, 随着空闲细胞行数的增加, 配置存储器所需保存的配置信息会少量增加; 而细胞移除策略中, 每个细胞不仅要能替代同列下方的细胞, 还要能够替代同行左边和左下方细胞的功能, 这导致细胞移除策略下每个细胞须保存更多的配置信息, 消耗更多的硬件资源, 且随每行空闲细胞数的增加成正比增加。

②输入输出布线器的辅助布线电路

行移除策略中, 自修复过程的重布线在故障行只需连接东南西北四个方向, 如图 2(c) 所示。但细胞移除操作中, 行内修复的重布线过程会出现两个不同列的工作细胞进行直接连接的情况, 由于胚胎阵列只有东西南北四个方向有直接连线, 因此需要设计辅助布线电路。




图 4 胚胎阵列细胞移除策略下输入输出布线器的连接电路示意图

图 4 所示为 3×4 阵列在细胞移除策略下, 输入输出布线器的连接电路示意图, 图中实线表示已连接, 虚线表示未连通。由图 4 可知, 故障发生前, 各行相同序号工作细胞处于同列, 而自修复后发生很大变化, 如第 2 行的细胞 0 需要与第 1 行的第 3 列和第 3 行的第 1 列细胞相连, 为实现此连接, 需要输入输出布线器在开关模块基础上增加辅助布线电路, 辅助布线电路占用资源随各行中空闲细胞数的增多而增加, 每多一个空闲细胞, 需要增加四条连线(左右各两条)。

(2) 改进的可靠性模型

由于行/列移除策略细胞面积增加小, 在建立新模型时定义行移除策略下细胞面积为实现系统功能必要的细胞面积, 即面积不变, 仅考虑细胞移除策略下每个细胞因增加辅助电路导致细胞面积增大。引入细胞面积变化因素, 建立胚胎硬件阵列的改进可靠性模型。

行移除策略的改进模型与传统模型相同, 细胞移除策略下因细胞面积变化, 新的模型描述如下:

①设 α 为细胞移除策略中, 行内每增加一个空闲细胞, 每个细胞中增加的配置存储器面积和辅助布线电路面积的和与原细胞面积(实现系统功能的必要面积)的比, 称为面积增加比。 α 大表示设计的硬件消耗多, 这与配置存储器和辅助电路的结构和设计方法有关, 体现了电路的设计水平。以 r 表示每行的空闲细胞数, 细胞面积的增加值与每行空闲细胞数成正比, 此时, 细胞面积为 $S_{fac} = (1 + \alpha r)S$;

②细胞的失效率 λ 与细胞面积 S 成正比, 面积越大则失效率越高, 面积增加比例与失效率增大的比例相同, 则有 $\lambda_{fac} = (1 + \alpha r)\lambda$;

③芯片面积不变, 用能够构造的初始面积下的细胞数表示, 即总阵列为 $N \times M$, N, M 表示不考虑细胞面积变化时总细胞阵列的行数和列数。细胞移除策略下, 由于单个细胞占用资源增加, 则实际总细胞数会减少, 实际总细胞阵列中细胞数为: $N_{fac} = \lfloor \frac{N}{1+\alpha r} \rfloor$, $M_{fac} = \lfloor \frac{M}{1+\alpha r} \rfloor$, $\lfloor \cdot \rfloor$ 表示取不大于该数的整数。

④ 实现的系统功能不变, 因此, 所需的工作细胞数 c 保持不变.

将式(5), (6), (7) 中 N, M , 改为 N_{fac}, M_{fac} , 即得到改进模型的可靠性计算公式.

3.3 可靠性实例分析

传统可靠性模型中, 当总细胞阵列和工作细胞阵列都相同时, 细胞移除策略由行移除增加行内细胞移除实现, 可靠性会更高. 在新的可靠性改进模型中, 细胞移除策略下由于单个细胞面积增加, 失效率增大, 而工作细胞数不变, 总细胞数减少, 导致空闲细胞数减少, 系统可靠性会明显下降, 下面取 $N \times M = 200 \times 200$, $c = 10,000$, $\lambda = 1$, 进行可靠性定量分析.

首先, 分析传统模型下两种容错策略阵列的可靠性情况. 图 5 和图 6 分别是总阵列不变, 工作细胞阵列结构不同 (实现相同系统功能采用不同的工作细胞阵列结构) 时, 行移除策略和细胞移除策略的可靠性曲线. 图 5 所示为阵列可靠性随工作细胞阵列行数变化的曲线, 工作细胞行数较少, 即空闲细胞行数较多时, 系统获得较高可靠性, 但最大可靠性值并不是出现在冗余行数最多时, 说明行移除策略下并非空闲细胞行数越多可靠性越高. 图 6 所示为细胞移除策略下阵列可靠性随每行空闲细胞数变化的情况 (每行空闲细胞数相同), 由图 6 可知, 每行空闲细胞数越多, 系统可靠性越高, 行内空闲细胞数接近每行允许的最大冗余细胞数时获得最大可靠性. 由图 5 和图 6 的可靠性曲线可知, 总阵列结构相同, 工作细胞数不变时, 采用细胞移除策略能获得的最大可靠性 (1.16) 远高于采用行移除策略能获得的最大可靠性 (0.0075), 因此, 基于传统模型的胚胎硬件容错策略的选择依据是: 采用细胞移除策略总能获得比行/列移除策略高的系统可靠性, 即从可靠性高低角度评价应始终选择细胞移除策略进行胚胎电路设计.




图 5 行移除策略下传统模型的可靠性曲线




图 6 细胞移除策略下传统模型的可靠性曲线

下面分析改进模型下的阵列可靠性. 行/列移除策略下的改进模型与传统模型相同, 可靠性曲线如图 5 所示. 图 7 所示是改进模型下, 采用细胞移除策略, α 分别取 0, 0.1, 0.3, 0.5, 0.7 时, 可靠性随行内空闲细胞数 r 的变化曲线, 图中 $\alpha = 0$ 时的曲线与图 6 曲线相同 (此处未完整显示). 由图 7 可见, 随着 α 增大, 每条曲线的最大值急剧下降, $\alpha = 0$ 时最大可靠性为 1.16 (与传统模型结果相同), $\alpha = 0.1$ 时已下降为 0.041, 说明面积增加比 α 对阵列可靠性大小的影响很大. 细胞电路中 α 的大小是电路设计水平的体现, 采用优化的配置存储器和辅助布线电路结构和设计方法可减小 α 值, 从而提高系统的可靠性.




图 7 不同 α 值下的可靠性曲线




图 8 两种容错策略下最大可靠性随 α 变化的情况

α 分别取 0.3, 0.5, 0.7 时, 随 r 的增大, 单个细胞面积迅速增大, 总细胞数快速减少, 在工作细胞数一定的前提下, 每行能够配置的空闲细胞将越来越少 (行内最大空闲细胞数分别为 8、5 和 4).

图 8 所示为 α 从 0.45 增大到 0.75 时, 两种自修复策略下系统最大可靠性的变化情况 (行移除策略的最大可靠性为图 5 中曲线的最大值, 细胞移除策略的取值是不同 α 值下, 分别计算出的图 7 所示可靠性曲线的最大值). 对于细胞移除策略, 最大可靠性值随 α 增大逐渐减小, 而行移除策略下, 细胞面积不受影响, 最大可靠性为恒定值. 由图 7、8 可知, α 较小时, 细胞移除策略的最大可靠性远大于行移除策略的最大可靠性, 但随着 α 值逐渐增大, 细胞移除策略下的系统可靠性逐渐降低, 而行/列移除策略下的系统可靠性不受 α 影响, 当 α 大于 0.69 时, 采用行移除策略所能获得的最大可靠性将大于细胞移除策略下的最大可靠性. 因此, 基于改进模型的胚胎硬件容错策略的选择依据是: 细胞面积增加比不大于某一上限值是选择细胞移除策略以获得比行/列移除策略更高可靠性的前提, 该 α 的上限值大小与细胞电路的结构和设计方法有关.

由图 8 可知, 无论 α 值大小如何, 合理选择容错策略将保持胚胎硬件阵列获得不低于行移除策略最大可靠性的系统可靠性. 由于 α 值受细胞阵列结构、细胞电路设计方法等因素影响, 因此, 通过优化电路设计、合理布局阵列结构等方式可获得较小的 α 值, 从而满足选择细胞移除策略的条件, 达到提高系统可靠性的目的.

4 基于可靠性分析的容错策略选择方法

3.3 中可靠性分析的结果, 得到了总细胞阵列和工作细胞数一定时, 胚胎硬件阵列的容错策略选择条件. 为给出一般情况下胚胎硬件容错策略的选择条件, 下面在改进模型基础上, 研究不同总细胞阵列规模 (在不同规模芯片上实现电路设计) 下获取两种容错策略选择条件的分析方法.

表 1 所示为 $c=10,000$, $\lambda=1$, 总细胞阵列从 110×110 到 400×400 变化时, 两种容错策略选择的临界 α 值 (即 α 上限值), 表中 α 值是取不同总细胞阵列时通过 3.3 的分析过程得到的, 可作为容错策略选择的条件. 某设计在已知设计目标 (工作细胞数) 和芯片面积 (总细胞阵列) 情况下, 可根据表 1 的 α 值进行容错策略选择, 若实际设计能力的 α 小于对应临界 α 值, 则采用细胞移除策略能获得更高的可靠性, 否则应采用行移除策略. 从表 1 可以看出, 临界 α 值随总阵列由小到大 (空闲细胞数由少到多), 呈先增后减的变化趋势, 由于 α 值的大小与细胞电路设计水平相关, α 值越小则设计难度越大, 因此, 由表 1 可知空闲资源很少或很多时, 采用细胞移除策略获得高可靠性的细胞电路设计难度更大.

表 1 $c=10,000$, $\lambda=1$, 两种容错策略下获得相同可靠性时的 α 值

$N \times M$	110×110	120×120	130×130	140×140	150×150	160×160	170×170	180×180	190×190	200×200
α	0.18	0.35	0.47	0.55	0.62	0.67	0.69	0.71	0.72	0.69
$N \times M$	210×210	220×220	230×230	240×240	250×250	260×260	270×270	280×280	290×290	300×300
α	0.68	0.66	0.65	0.63	0.62	0.60	0.59	0.58	0.57	0.56
$N \times M$	310×310	350×350	400×400							
α	0.55	0.51	0.46							

表 1 数据是在细胞失效率为 1 的情况下得到的, 但实际细胞电路的失效率随细胞面积、实现功能、器件类型等多种因素改变, 下面分析 λ 变化对表 1 中临界 α 值的影响. 对于可靠性模型中可靠性计算公式 (4)、(6) 和 (7), 选择不同的 λ 时, 可得到式 (8)–(10).

$$MTTF_{he}(\lambda_1) = \frac{1}{m\lambda_1} \sum_{i=n}^N \frac{1}{i} = \frac{\lambda_2}{\lambda_1} \cdot \frac{1}{m\lambda_2} \sum_{i=n}^N \frac{1}{i} = \frac{\lambda_2}{\lambda_1} MTTF_{he}(\lambda_2) \quad (8)$$

$$R_{hxe}(t)_{\lambda=\lambda_1} = \sum_{i=m}^M C_M^i e^{-\lambda_1 i t} (1 - e^{-\lambda_1 t})^{m-i} = \sum_{i=m}^M C_M^i e^{-\lambda_2 i (\frac{\lambda_1}{\lambda_2} t)} (1 - e^{-\lambda_2 i (\frac{\lambda_1}{\lambda_2} t)})^{M-i} = R_{hxe}\left(\frac{\lambda_1}{\lambda_2} t\right)_{\lambda=\lambda_2} \quad (9)$$

$$\begin{aligned} MTTF_{xe}(\lambda_1) &= \int_0^\infty \sum_{i=n}^N C_N^i (R_{hxe}(t)_{\lambda=\lambda_1})^i (1 - (R_{hxe}(t)_{\lambda=\lambda_1}))^{N-i} dt \\ &= \int_0^\infty \sum_{i=n}^N C_N^i \left(R_{hxe}\left(\frac{\lambda_1}{\lambda_2} t\right)_{\lambda=\lambda_2} \right)^i \left(1 - \left(R_{hxe}\left(\frac{\lambda_1}{\lambda_2} t\right)_{\lambda=\lambda_2} \right) \right)^{N-i} \frac{\lambda_2}{\lambda_1} d\left(\frac{\lambda_1}{\lambda_2} t\right) \\ &= \frac{\lambda_2}{\lambda_1} MTTF_{xe}(\lambda_2) \end{aligned} \quad (10)$$

由 $MTTF_{he}(\lambda_1) = \frac{\lambda_2}{\lambda_1} MTTF_{he}(\lambda_2)$ 和 $MTTF_{xe}(\lambda_1) = \frac{\lambda_2}{\lambda_1} MTTF_{xe}(\lambda_2)$ 可知, 两种容错策略下可靠性高低与单个细胞失效率的大小均成反比, 所以, λ 取值不同仅对可靠性绝对值大小有影响, 对可靠性变化趋势和临界 α 值都没有影响, 即表 1 结论与电路中细胞的失效率无关.

5 结论

目前, 胚胎硬件容错研究的重点是阵列结构和细胞电路设计, 缺乏以电路设计优化为目标的可靠性分析. 本文以可靠性高低为评价指标, 通过可靠性建模并分析, 给出了胚胎硬件容错策略选择条件的计算方法, 实现了可靠性理论分析对电路优化设计的指导.

传统胚胎硬件可靠性分析只从胚胎阵列的结构布局进行建模, 对细胞电路的组成模块变化未加考虑, 分析结论存在片面性, 无法用于指导电路设计. 本文建立的改进模型, 将细胞内部配置存储器和输入输出布线器因容错策略不同的变化因素引入到可靠性分析中, 与传统模型相比, 新模型中行/列移除策略下细胞电路面积不受空闲细胞结构影响, 而细胞移除策略下细胞电路面积随行内空闲细胞数增加而线性增加, 导致总细胞数和空闲细胞数下降, 系统可靠性降低. 传统模型的可靠性分析结果表明在相同硬件上实现相同的逻辑功能, 采用细胞移除策略总能获得比行/列移除策略更高的可靠性, 而通过本文模型的分析发现, 细胞电路中因实现自修复容错设计而增加的辅助电路资源过多, 采用行/列移除策略将获得更高的可靠性, 文章给出了辅助电路资源临界状态的量化值, 可作为容错策略的选择依据.

参考文献

- [1] Mange D, Sipper M, Marchal P. Embryonic electronics[J]. Biosystems, 1999, 51(3): 145–152.
- [2] Mange D, Sipper M, Stauffer A, et al. Toward robust integrated circuits: The Embryonics approach[C]// Proceedings of the IEEE, 2000, 88(4): 516–543.
- [3] Pontarelli S, Ottavi M, Vankamamidi. Analysis and evaluations of reliability of reconfigurable FPGAs[J]. Journal of Electronic Testing — Theory and Applications, 2008, 24(1–3): 105–116.
- [4] Samie M, Dragffy G, Pipe T. Novel bio-inspired self-repair algorithm for evolvable fault tolerant hardware systems[C]// Proceedings of Genetic and Evolutionary Computation Conference archive, Montreal, Québec, Canada, 2009: 2143–2148.
- [5] Zhang X G. Biologically inspired highly reliable electronic systems with self-healing cellular architecture[D]. Bristol: University of the West of England, 2005.
- [6] Ortega C, Tyrrell A. Reliability analysis in self-repairing embryonic systems[C]// Proceedings of the First NASA/DoD Workshop on Evolvable Hardware, Pasadena, California, USA, IEEE Computer Society, 1999: 120–128.
- [7] Ortega C, Tyrrell A. Self-repairing multicellular hardware: A reliability analysis[C]// 5th European Conference on Artificial Life (ECAL), Lausanne Switzerland, 1999: 442–446.
- [8] 林勇, 罗文坚, 钱海, 等. $n \times n$ 阵列胚胎电子系统应用中的优化设计问题分析 [J]. 中国科学技术大学学报, 2007, 37(2): 171–176.
Lin Y, Luo W J, Qian H, et al. Analysis of optimization design in $n \times n$ array embryonic system applications[J]. Journal of University of Science and Technology of China, 2007, 37(2): 171–176.
- [9] Misra K. Reliability Analysis and Prediction[M]. Elsevier, 1992.
- [10] Avizienis A. Toward systematic design of fault-tolerant systems[J]. IEEE Computer, Computer Society Press, 1997(4): 51–58.
- [11] Zhang Z, Wang Y R, Yang S S, et al. The research of self-repairing digital circuit based on embryonic cellular array[J]. Neural Computing and Applications, 2008, 17(2): 145–151.
- [12] Zhang Y, Wang Y R, Yang S S, et al. Design of a cell in embryonic systems with improved efficiency and fault-tolerance[C]// Proceedings of 7th International Conference on Evolvable Systems — From Biology to Hardware, Wuhan, China, 2007: 129–139.
- [13] She X. Self-routing, reconfigurable and fault-tolerant cell array[J]. IET Computers and Digital Techniques, 2008, 2(3): 172–183.
- [14] Jackson A H, Canham R, Tyrrell A. Robot fault-tolerance using an embryonic array[C]// Proceedings of 2003 NASA/DoD Conference on Evolvable Hardware, Chicago, USA, IEEE Computer Society, 2003: 91–100.