新型高速低功耗 CMOS 动态比较器的特性分析

吴笑峰^{1,2}, 刘红侠¹, 石立春¹, 李 迪¹, 胡仕刚¹

(1. 西安电子科技大学 微电子学院 宽禁带半导体材料与器件教育部重点实验室,陕西 西安,710071;2. 湖南科技大学 信息与电气工程学院,湖南 湘潭,411201)

摘 要:为了降低 sigma-delta 模数转换器功耗,针对应用于 sigma-delta 模数转换器环境的 UMC 0.18 μm 工艺, 提出 1 种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的 CMOS 预放大锁存比较器。该比较器中输出采样器由传输门和 2 个反相器组成,可在较大程度上减少该比较器的 功耗。电路采用标准 UMC 0.18 μm 工艺进行 HSPICE 模拟。研究结果表明:该比较器在 1.8 V 电源电压下,分辨 率为 8 位,在 40 MHz 的工作频率下,功耗仅为 24.4 μW,约为同类比较器功耗的 1/3。 关键词:预放大锁存比较器;sigma-delta ADC;输出采样器;CMOS 工艺 中图分类号:TN432 文献标识码:A 文章编号:1672-7207(2009)05-1354-06

Characteristic analysis of a new high-speed and low-power CMOS dynamic comparator

WU Xiao-feng^{1, 2}, LIU Hong-xia¹, SHI Li-chun¹, LI Di¹, HU Shi-gang¹

 Key Laboratory for Wide Band-Gap Semiconductor Materials and Devices of Ministry of Education, School of Microelectronics, Xidian University, Xi'an 710071, China;

2. School of Information and Electrical Engineering, Hunan University of Science and Technology, Xiangtan 411201, China)

Abstract: To reduce power dissipation of a sigma-delta analog-to-digital converter, a new high-speed and low-power dissipation CMOS preamplifier-latch comparator, which is suitable for use in a sigma-delta analog-to-digital converter, was presented in CMOS 0.18 μ m technology. The comparator consists of a reference voltage generation circuit, a preamplifier and a latch stage followed by a dynamic latch that operates as an output sampler. The output sampler circuit consists of a full transmission gate(TG) and two inverters. The use of this sampling stage results in the reduction in the power dissipation of the high-resolution comparator. Hspice simulations of the proposed circuit in a UMC 0.18 μ m standard CMOS technology operating at supply voltage of 1.8 V was made. The results show that the resolution is 8 bit and the power dissipation is only 24.4 μ W at 40 MHz. The power dissipation is about 1/3 of that of the similar comparators.

Key words: preamplifier-latch comparator ; sigma-delta ADC; output sampler; CMOS process

比较器是模拟集成电路设计中的1个基本模块, 被广泛应用于模/数^[1](A/D)和数/模(D/A)转换器中。在 大多数情况下,比较器采用正反馈来提高结果的收敛 速度。1 种基本的比较器由 2 个反相器构成闩锁型, 即1 个反相器的输出端接另1 个反相器的输入端而形 成交叉耦合反相器^[2-4]。在复位期间,闩锁比较器进入

收稿日期:2008-12-17;修回日期:2009-03-23

基金项目:国家自然科学基金资助项目(60206006);教育部新世纪优秀人才计划项目(NCET-05-0851);教育部科技创新工程重大项目培育资金资助项目(708083);西安应用材料创新基金资助项目(XA-AM-200701)

通信作者:吴笑峰(1974-),男,湖南涟源人,讲师,博士研究生,从事高速高精度模数转换器设计的研究;电话:15829738218; E-mail: willow_wxf@hotmail.com

P2PB

亚稳态。当复位结束时,比较器的闩锁节点被触发成 2 个稳态(电源电压或者零电压)中的1个,由此输出端 输出相应的逻辑值^[5-7]。传统比较器由几级(前置)放大 器和锁存器组成^[8-10]。在这种传统结构中,当处于再 生过程时,最后一级锁存器中交叉连接的反相器构成 正反馈,并在比较器的输出端产生轨对轨电压。在该 过程中,通过2个交叉连接的反相器从电源电压 V_{DD} 到地形成了1条低阻抗通路。因此,最后一级锁存级 的功耗很大。本文作者提出的比较器的主要组成部分 有:参考电压产生电路,预放大器和锁存器。该比较 器通过使用输出采样器作为最后的锁存器来减少功 耗,同时,维持高速性能。1个传输门(TG)和2个反 相缓冲器用于实现输出采样电路。预放大器能提高放 大器的分辨率,并能减少整个系统的失调。

1 比较器电路的结构分析与设计

在 ADC 中,通常在比较器前加1个前置放大器, 这些前置放大器能提高放大器的分辨率,并且能减少 整个系统的失调。但基于前置放大器的比较器其主要 缺点是恒定静态功耗较高。而在 A/D 转换器中,总功 耗中的大部分主要源于需要直流偏置电流的模拟电路 部分所需要的静态功耗,1 种有效的方法是使用动态 比较器^[11-13],这样,静态功耗就会减少。在 A/D 转换 器中,为了满足分辨率、转换率、输入电压范围、功 耗和面积等技术指标,需进行比较器设计。为研发高 速、低功耗比较器,本文作者提出1种新颖的动态预 放大-锁存比较器结构,其主电路如图 1~3 所示。主













电路包括:参考电压产生电路、预放大器、锁存器。

图 1 所示为参考电压产生电路,这是 1 个典型的 开关电容参考电压产生电路,可以根据电容的比值调 节参考电压。其工作原理是:当 P1 为高电平时,V_{REF+} 给电容 C 充电, C 上的电荷为(V_{REF}-V_{CMI})·C。其中, 时钟控制信号 P1P 的上升沿与 P1 的上升沿平齐,而 其下降沿则在 P1 的下降沿之前,以实现底板采样, 消除由于开关的电荷注入带来的非线性;当 P2 为高 电平时,原来电容 C 在 P1 时充电的电荷在 C 和 3C 之间发生转移,根据电荷守恒,有:

$$(V_{\text{REF}+} - V_{\text{CMI}}) \times C = V_C \times 4C$$
 (1)

此时, 电容 C 和 3C 上的电压为:

$$V_C = \frac{(V_{\text{REF}+} - V_{\text{CMI}})}{4} \,. \tag{2}$$

且电容负极板的电势高于其正极板的电势。此时,输 出电压为:

$$V_{\rm XP} = V_{\rm in+} - \frac{(V_{\rm REF+} - V_{\rm CMI})}{4}$$
 (3)

同理,

$$V_{\rm XN} = V_{\rm in-} - \frac{(V_{\rm REF-} - V_{\rm CMI})}{4}$$
 (4)

差分输出电压为:

$$V_{\rm XP} - V_{\rm XN} = V_{\rm in} - \frac{V_{\rm REF}}{4} \, . \tag{5}$$

若将此差分信号作为比较器的输入信号,则此时 比较器的阈值电压为 V_{REF}/4。

若将 V_{REF+}与 V_{REF-}互相交换,则可得:

$$V_{\rm XP} - V_{\rm XN} = V_{\rm in} + \frac{V_{\rm REF}}{4} \, . \tag{6}$$

显然,此时比较器的阈值为-V_{REF}/4。

如果图 1 中的所有电容均为 C,则根据上面的分 析可以得到比较器的阈值电压为 $V_{\text{REF}}/2$ 。同样,只要 交换 $V_{\text{REF}+}$ 与 $V_{\text{REF}-}$ 的位置即可获得阈值电压 $-V_{\text{REF}}/2$ 。

图 2 所示为增益自举预放大器电路,图 4 所示为 其小信号等效电路,其电压增益^[14]的分析过程如下。

对图 4 中的 a 和 b 2 点列节点方程:

$$(g_{M6} + SC_a) = v_{XN}g_{M2} - g_{M4}v_b \quad ; \tag{7}$$

$$(g_{\rm M5} + SC_b) = v_{\rm XP}g_{\rm M1} - g_{\rm M3}v_a \quad ; \tag{8}$$

$$v_{\rm XN} = -v_{\rm XP} = \frac{1}{2} v_{\rm I} \, \mathbf{o} \tag{9}$$

由于电路对称, $g_{M2}=g_{M1}$, $g_{M5}=g_{M6}$, $g_{M3}=g_{M4}$, $C_a=C_b$, 解此联立方程组,可得预运放的增益为:

$$\frac{v_a - v_b}{v_1}(S) = \frac{g_{M1}}{g_{M5} - g_{M3} + SC_a} = \frac{g_{M1}}{g_{M5}} \times \frac{1}{1 - \frac{g_{M3}}{g_{M5}} + \frac{SC_a}{g_{M5}}}$$
(10)

其直流增益为:

$$\frac{v_a - v_b}{v_I}(S)\Big|_{S=0} = \frac{g_{M1}}{g_{M5} - g_{M3} + SC_a} = \frac{g_{M1}}{g_{M5}} \times \frac{1}{1 - \frac{g_{M3}}{g_{M5}}} \circ$$
(11)

由于 M_3 , M_4 , M_5 和 M_6 都处于饱和态,其过驱 电压相等,只要调整 M_3 , M_4 , M_5 和 M_6 的宽长比, 便可调整 $g_{M3} = g_{M5}$ 之比。例如, $\Xi g_{M3} = g_{M5}$ 之比 为 3:4,则采用增益自举电路后,预运放的增益提升了 4 倍。





图 3 中, $M_{11} \sim M_{19}$ 构成锁存器, M_{20} 和 $M_{21}(M_{22}$ 和 M_{23})构成 1 个传输门; INV1~INV4 为 4 个反相缓冲 器。1 个完整的传输门(TG)和 2 个反相缓冲器组成输 出采样电路^[15], 即 M_{20} 和 M_{21} 以及 INV1 和 INV2 为 输出采样电路, M_{22} 和 M_{23} 以及 INV3 和 INV4 为输出 采样电路。CMOS 锁存器电路的组成为: 2 个 NMOS 差分输入对 $M_{17} \sim M_{18}$, 反相器 $M_{13} \sim M_{15}$ 和 $M_{14} \sim M_{16}$ 构 成正反馈, $M_{11} \sim M_{12}$ 为预充电管, M_{19} 提供偏置电流。 电容 C_A 表示节点 A 的寄生电容, C_L 表示输出节点 B 和 C 的寄生电容。锁存器电路的动态工作分成复位阶 段和再生阶段 2 个时间段。

a. 复位阶段。当 P2PB 信号电压较低时,比较器 处于复位阶段。此时, $M_{11} \sim M_{12}$ 导通, M_{19} 截止,在电 源电压和信号地之间没有电流回路,预充电 MOS 管 $M_{11} \sim M_{12}$ 将 v_B 和 v_C 拉到电源电压 V_{DD} , v_B 和 v_C 被拉到 电源电压 V_{DD} 后,迫使 M_{17} 和 M_{18} 的漏极电压也接近 于 V_{DD} 。

b. 再生阶段。当 P2PB 信号电压较高时,比较器 进入再生阶段。在再生阶段, M_{19} 导通, M_{11} ~ M_{12} 截止, 输出节点 v_C 通过晶体管 M_{15} , M_{17} 和 M_{19} 放电,输出 节点 v_B 通过晶体管 M_{16} , M_{21} 和 M_{22} 放电。输出节点 放电速度依赖于输入电压,如当 $v_{XOP} > v_{XON}$ 时, v_C 放 电快。假设 M_{13} 和 M_{14} 有相同的阈值电压,节点 v_C 达 到 M_{14} 的阈值电压要比 v_B 达到 M_{13} 的阈值电压要早, 由于正反馈,锁存结构 M_{13} , M_{14} , M_{15} , M_{16} 把 v_C 拉 至 0,把 v_B 拉至电源电压 V_{DD} 。在此过程中,输出节 点的放电时间与锁存器电路的再生时间之和的表达式 为^[15]:

$$t_{1} = \frac{2C_{\rm L}V_{\rm TN}}{I_{0}} + \frac{C_{\rm L}}{g_{\rm mL}} \ln \left[\frac{I_{0}(V_{DD} - V_{\rm TN} - V_{\rm TP})}{2V_{\rm TN} g_{\rm M17} v_{\rm IN}} \right]$$
(12)

式中: *V*_{TP} 是 M₁₃ 和 M₁₄ 的阈值电压; *V*_{TN} 是 M₁₅ 和 M₁₆ 的阈值电压; *I*₀ 为通过 M₁₉ 的电流; *g*_{M17}=*g*_{M18} 为

第5期

 M_{17} 和 M_{18} 的跨导; g_{mL} 为锁存器的有效跨导; v_{IN} 是输入电压差分值 $v_{XOP}-v_{XON}$ 。

2 结果分析与讨论

在 UMC 混合/射频 0.18 µm 1P6M P 衬底双阱 CMOS 工艺条件下,对所提出的预运放-锁存比较器 采用 HSPICE 仿真,仿真条件如下:时钟信号频率为 40 MHz;电源电压为 1.8 V;温度为 125 ;工艺角 模型为 SS(slow NMOS+slow PMOS);预运放输入共模 电压 V_{CMI} 为 0.9 V;预运放尾电流源电流为 15 µA; 比较器输入差分电压为 0.215 mV;比较器输出端电容 负载为 0.1 pF。

图 5 所示为控制比较器工作的各相时钟波形。图 6 所示为比较器在所有最坏输入条件下瞬态仿真波 形。其中, v(P1)为节点 P1(见图 1)的电压,其余类推。 可以看出,当差分输入电压从+(或-)1.8 V 跳变到+ (或-)0.215 mV,或者从+(或-)0.215 mV 跳变到+ (或-)1.8 V时,比较器都能输出正确的比较结果。这 表明所提出的比较器在上述仿真条件下的差分输入范 围为-1.8~1.8 V,能分辨的最小差分电压为 0.215 mV。 图 7 所示为比较器的电源电流及其平均值。可以 看出,供给比较器的电源电流在 18 个时钟周期内的平 均值为 13.546 μ A,因此,比较器的功耗仅为 24.4 μ W。 图 8 所示为经过 HSPICE 100 次 Monte Carlo 仿真后用 MATLAB 作出的比较器失调电压分布。经计算,失调 电压的均值为 2.04 mV,方差为 20.64 μ V,最大值为 12 mV,最小值为-10 mV。因此,该比较器输入失调 电压为 22 mV。又由于所提出的比较器的输入范围为 -1.8~1.8 V,所以,比较器在上述仿真条件下的分辨 率达到 8 位。图 9 所示为一宽带低失真 sigma-delta ADC 中的 4 位 flash ADC 版图(该 flash ADC 包含 16 个所设计的比较器),该 sigma-delta 调制器,其第 1 级 中的量化器为 1 位,第 2 级的量化器为 4 位。

表 1 所示为比较器性能指标仿真比较结果。可以 看出,本文设计的比较器在失调电压、工作频率以及 功耗等方面均优于文献[11–13]中所设计的比较器。这 种比较器低功耗、高速的特性使得其特别适合于多位 宽带 sigma-deltaADC 如 IEEE802.11b 的应用中。如在 sigma-deltaADC 中使用 N 位量化器,所需比较器的个 数为 2^N,那么,量化器的功耗随 N 呈幂级数增加,因 此,低功耗比较器的使用具有极大的优势,因为它为





图 6 比较器在各种最坏情况下的瞬态仿真结果

Fig.6 Simulated transient waveforms of comparator during all worst-case comparisons





sigma-deltaADC 其余模拟电路模块的设计提供了更大的功耗设计余度。

从表 1 可以看出,与传统的比较器相比,本文所 提出的动态比较器精度为 8 位,输入失调电压为 22 mV,最高工作频率为 40 MHz,功耗仅为 24.4 μW ,约为同类比较器功耗的 1/3。







该 flash ADC 包含 16 个文中设计的比较器 图 9 sigma-delta ADC 中的 4 位 flash ADC 版图 Fig.9 Die photo of 4-bit flash ADC in sigma-delta ADC

 Table 1
 Summary of simulated comparator's performance

比较器 类型	CMOS 工艺 特征尺寸/µm	功耗/ μW	输入失调 电压/mV	工作频率/ MHz
比较器[11]	0.6	91	30	25
比较器 ^[12]	1.2	67	28	25
比较器[13]	0.35	69	33	25
本文比较器	0.18	24.4	22	40

3 结 论

a. 针对 0.18 μm 工艺应用于 sigma-delta 模数转换 器环境,提出了由参考电压产生电路、预放大器、锁 存器以及用作输出采样器的动态锁存器组成的新型高 速低功耗 CMOS 预放大锁存比较器,与传统的比较器 相比,该比较器无需前置放大器和输入失调抵消电路, 从而在很大程度上降低了比较器的功耗。

b. 对所提出的比较器于单电源电压 1.8 V 环境中

工作,采用 UMC 混合/射频 0.18 μm1P6MP 衬底双阱 CMOS 工艺对其进行设计实现,比较器精度为 8 位, 输入失调电压为 22 mV,最高工作频率为 40 MHz, 功耗仅为 24.4 μW,约为同类比较器功耗的 1/3。

参考文献:

- 凌玉华. 高速高精度模/数转换的微机动态轨道衡[J]. 中南工 业大学学报: 自然科学版, 1999, 30(6): 623-625.
 LING Yu-hua. A microcomputerizer dynamic railway scale with high-speed and high-glass accuracy A/D conversion[J]. Journal of Central South University of Technology: Natural Science, 1999, 30(6): 623-625.
- [2] Veendrick H J M. The behavior of flip-flops used as synchronizers and prediction of their failure Rate[J]. IEEE J Solid-State Circuits, 1980, 15(2): 169–176.
- Boni A, Chiorboli G, Morandi C. Dynamic characterisation of high-speed latching comparators[J]. IEEElectron Lett, 2000, 36(5): 402–404.
- [4] Sumanen L, Waltari M, Hakkarainen V, et al. CMOS dynamic comparators for pipeline A/D converters[J]. IEEE Int Symp on Circuit and Systems, 2002, 5: 157–160.
- [5] Goll B, Zimmermann H. A low-power 2-Gsample/s comparator in 120 nm CMOS technology[C]// Proceedings of ESSCIRC. Grenoble, France, 2005: 507–511.
- [6] Uyttenhove K, Steyaert M S J. A 1.8 V 6-Bit 1.3 GHz flash ADC in 0.25 m CMOS[J]. IEEE J Solid-State Circuits, 2003, 38(7): 1115–1122.
- [7] Wong K L J, Yang C K K. Offset compensation in comparators with minimum input-referred supply noise[J]. IEEE J Solid-State Circuits, 2004, 39(5): 837–840.
- [8] Abidi C. A 6b 1.3Gsample/s A/D converter in 0.35 μm CMOS[J]. IEEE J Solid-State Circuits, 2001, 36: 1847–1858.
- [9] Dalton M. A 500-MSample/s, 6-b nyquist-rate ADC for disk drive read-channel application[J]. IEEE J Solid-State Circuits, 1999, 34: 912–920.
- [10] Sheikhaei S, Mirabbasi S, Ivanov A. A 0.35 μm CMOS comparator circuit for high-speed ADC applications[C]//IEEE Int Symp Circ and Syst. 2005: 6134–6137.
- [11] Abo A M, Gray P R. A 1.5-V, 10-bit,14.3-MS/s CMOS pipeline analog-to-digital converter[J]. IEEE J Solid-State circuits, 1999, 34(5): 599–606.
- [12] Song W-Chul. A 10-b 20-Msample/s low-power CMOS ADC[J]. IEEE J Solid-State Circuits, 1995, 30(5): 514–521.
- [13] Amaral P, Goes J. An improved low-voltage low-power CMOS comparator to be used in high-speed pipelined ADCs[C]//IEEE Int Symp Circ and Syst. 2002: 141–144.
- [14] Razavi B. Design of analog CMOS integrated circuits[M]. New York: McGraw-Hill, 2001.
- [15] Yin G M, Eynde F Opt, Sansen W. A High-Speed CMOS Comparator with 8-b Resolution[J]. IEEE J Solid-State Circuits, 1992, 27(2): 208–211.