

BES III 中的高精度同步时间放大技术研究*

沈文博, 刘树彬, 刘继国, 安琪

(中国科学技术大学近代物理系, 安徽合肥 230026)

摘要: 提出一种改进的用时间放大技术来实现高精度时间测量的方法。即使用一个与对撞时刻严格同步的外时钟来标记输入信号的时刻,生成一个宽度介于一个到两个时钟周期的时间间隔;将标记后的时间间隔进行预设倍数的放大;再用一个具有多次击中能力的时间—数字转换(time-to-digital converter, TDC)芯片测量放大后的时间间隔,并结合物理的方法反推出输入信号到达的时刻。该方法由硬件实现,经验证明其能够获得好于 25 ps 的时间测量精度,可以满足北京谱仪三期(BES III)改造工程的飞行时间(time of flight, TOF)测量电子学部分 25 ps 的时间测量精度要求,也可应用到其他类似的高精度时间测量系统中。

关键词: 飞行时间; 同步时间放大; 高精度; 时间数字转换芯片

中图分类号: O4-33

文献标识码: A

0 引言

在现代高能物理实验中,粒子加速器是一个探索物质精细机构的“显微镜”。高能带电粒子的鉴别手段主要是检测粒子从对撞点到探测器表面的飞行时间^[1]。由于用飞行时间鉴别粒子的效率和时间测量的分辨率直接相关,因此,对飞行时间测量的精度提出了越来越高的要求。

高能物理中的时间测量方法一般是将时间信息用时间—数字转换(TDC)芯片转换为数字信号,并利用计算机进行处理。为了提高时间分辨能力和减小死时间,时间标记型 TDC 被开发并得到广泛应用^[3]。这类 TDC 不需要启动—停止信号对,在上电工作后,先记录陆续到来的所有粒子事件的时间,再通过离线分析得出飞行时间。例如欧洲核子中心(CERN)微电子组正在研制中的 HPTDC(high performance time-digital converter)。HPTDC 的设计目标是:精度 24 ps, 双脉冲分辨时间小于 8 ns^[4]。然而,由于 HPTDC 的设计目标如此之高,数字电路的串扰等都会使其性能受到很大影响。已生产的 HPTDC 芯片尚不能达到其设计目标,其微分非线性(DNL)、积分非线性(INL)比较差,使得精度达不到要求(目前测试实际的均方根值为 58 ps, 需要离线校正才能达到设计目标)等。HPTDC 的上述问题,使得其不能直接满足 BES III 系统对 TOF 电子学测量的要求,需要通过其他手段确保 TOF 电子学的精

* 收稿日期:2004-04-27;修回日期:2004-10-27

基金项目:中国科学技术大学校青年基金。

作者简介:沈文博,男,1975 年生,博士生。研究方向:高能物理。E-mail:shenwb@mail.ustc.edu.cn

度,时间放大方法就是可选方案之一。传统的时间放大方法需要提供“起—停”信号对,但在目前的高能物理实验水平下,对撞之间的时间间隔非常小,难以提供传统放大方法中的启动—停止信号对,所以传统放大方法已经不再适应需要,必须采用新的时间放大方案。

在北京正负电子对撞机(BEPC)的升级中,其探测器 BES III 对 TOF 探测器电子学部分提出的要求是时间测量精度好于 25 ps,死时间小,探测效率高,并具有多次击中能力^[2]。BES III 已确定使用的 TDC 可以保证的时间分辨为 98 ps 能力,因此需要通过一定手段提高精度。我们参考日本高能加速器研究所 KEK 的方案^[5],设计了一个可调放大倍数的同步时间放大电路,可以根据需要获得约 20 ps 的测量精度。

1 电路实现

1.1 同步放大方案的基本原理

图 1 给出了电路的时序说明。电路的参考时钟(40 MHz)是与外部射频信号(508.9 MHz)严格同步的。对探测器送 T_2 来的击中信号,从击中时刻(T_1 时刻)到系统同步时钟的第二个上升沿(T_2 时刻)之间的时间进行快充电,(之所以是第二个上升沿而不是第一个是为了保证这个时间长度是 1~2 个时钟周期,而不是 0~1 个时钟周期),而后进行慢放电,直到充电电容的电平回到时间放大前的电平(T_3 时刻)。这样,通过逻辑电路的设计,一个击中事例信号到来时,经过时间放大电路将产生两个连续的脉冲: $T_1 \sim T_2$ 为第一个脉冲(高电平), $T_2 \sim T_3$ 为对($T_2 - T_1$)的 f 倍时间放大(低电平), T_4 为 T_3 时刻之后系统同步时钟的第二个上升沿, $T_3 \sim T_4$ 为第二个脉冲(高电平)。我们用较低精度 TDC 测量这三个时刻,由 $T'_2 - (T_3 - T_2)/f$ 即可得到精确的事例时间。其中, T'_2 是指第二个时钟脉冲的准确时刻,不是来自于 HPTDC 的读数,而是由精确的系统同步时钟配合别的物理方法推算出来,可以认为是无误差的,因此,得出的时间精度为: $[\text{Resolution}(T_3 - T_2)]/f$ 。这就是“同步时间放大技术”。该技术需要采用的 TDC 能够同时测量信号的上升沿和下降沿,并且需要有多次击中能力。而前面提到的 HPTDC 刚好具备这种能力^[4]。




图 1 同步放大电路时序简图

Fig. 1 Time diagram of clocked time stretcher

从上面可以看到,推算击中信号的到达时刻只需要用到 T_2 和 T_3 信号,但是 T_1 与 T_4 信号的测量同样很重要。 $(T_2 - T_1)$ 配合 $(T_3 - T_2)$ 可以得到放大倍数,而由于 T_4 到 T_2 之间的间隔恰好是整数倍时钟周期,所以 $(T_4 - T_2)$ 能用来衡量时钟周期的准确性。

图 2 给出了同步放大电路的原理框图,包括数字部分和模拟展宽部分。模拟展宽部分主要由慢放电恒流源 I_1 、快充电恒流源 I_2 、电压比较器组成。静态情况下,电容电压被 I_1 放电到一个固定值 V_{th} (略小于 V_{ref})。当 Hit 信号到来的时候,数字电路用 Hit 信号和 CLK 的上升沿造出宽度介于一个时钟周期到两个时钟周期之间的时间间隔,在该间隔内用 I_2 对电容充电,比较器翻转。充电结束后 I_1 对电容放电直到 V_{th} ,比较器再次翻转,放电结束。由比较器的输出结合数字电路就能得到最后的输出波形。




图 2 同步放大电路原理框图

Fig. 2 Schematic of clocked time stretcher

1.2 电路实现考虑

设计这样一个高精度的数模混合时间测量系统,严格和仔细的电路设计是必要的,必须从元器件选择、电路布局、电路布线、控制数字电路对模拟电路的干扰方面作系统的考虑。由于恒流源的控制信号是数字信号,同时也是最后 TDC 芯片测量所需要的信号,所以数字信号本身的晃动必须尽可能的小,但同时也要合理控制过快的数字信号沿变对模拟电路的干扰,综合考虑,我们选择了 ECLinPS^[6]元件来实现数字电路。ECLinPS 电路是 20 世纪 90 年代初发展起来的最新一代 ECL 数字逻辑集成电路,其最小传输延迟时间为 300 ps,上升、下降沿不超过 500 ps,而且 ECLinPS 电路传输延迟时间的不确定性非常小,因而其信号晃动极小。

2 测试方案和测试结果

同步锁存时间放大技术的优点是:时间测量精度高、死时间小。为了测试时间放大电路的性能,我们建立了一个测试小系统。该系统由五个部分组成,如图 3 所示。首先是高精度信号源,提供 40 MHz 的外时钟信号和代表时间信息的“击中”信号,击中信号与该 40 MHz 时钟同步,与时钟上升沿之间的间隔在一个时钟周期(25 ns)之间精确可调,调节步长为 10 ps^[7],信号输入时间放大电路,用分辨为 98 ps 的时间数字化芯片(TDC)对输出信号进行记录,然后 VME 总线系统读出数据并传送到终端,计算机终端用 MATLAB 程序对 VME

送回的数据进行统计处理。

对于一个与时钟上升沿之间有固定间隔的时间信号, 进行足够次数的测量, 根据 TDC 记录的数据就可以求出放大倍数和放大后时间间隔测量值的均方差, 在 T'_2 无误差的情况下用该均方差除以放大倍数就能得到原始信号时间测量的均方差。通过改变时间信号与时钟的相位关系, 还可以检查该放大电路对不同时刻输入信号的放大倍数的一致性。

我们可以利用 HPTDC 芯片 58 ps 的实测精度, 采用放大系数为 4。由于同步时间放大技术能够获得的精度为 $[\text{Resolution}(T_3 - T_2)]/f$, 对 T_3 和 T_2 的测量精度都是 58 ps, 所以这样理论的时间测量精度就是 $58 \text{ ps} * 1.414/4 = 20.5 \text{ ps}$, 能够满足 25 ps 的精度要求。但实际上为克服电子学系统本身噪声的影响, 要求放大倍数为 4 倍以上, 本实验取的是 7 倍多。图 4 给出不采用时间放大方案对固定间隔双脉冲测量的均方差值, 为 90 ps 的量级。作为对比, 图 5 给出了采用时间放大方案后的最坏测量结果, 放大倍数为 7.56 倍, 放大后时间间隔的测量均方差为 160.95 ps, Hit 信号的折算方差为 $160.95/7.56 = 22.42 \text{ ps}$ 。在放大倍数为 7.6 倍的情况下我们还测试了不同相位输入信号的测量均方差, 折算后的最坏值为 21.146 ps, 最好值为 15.87 ps, 满足 BES III 25 ps 的精度要求。放大倍数的变化在 0.14% 以内, 对结果的影响是很小的。




图 3 测试系统示意图

Fig. 3 Diagram of test system for clocked time stretcher




图 4 不采用放大的时间分辨

Fig. 4 Test result of resolution without clocked time stretcher




图 5 采用放大的时间分辨

Fig. 5 Test result of resolution with clocked time stretcher

为了适应现代高能物理中高事件率的要求, 时间测量系统的死时间必须做到尽可能的小。对于锁存时间放大电路, 死时间为 1~2 个时钟周期的原始时间、放大时间与恢复时间之和(约 2 至 6 个时钟周期), 大约为 $2 \times 25 \text{ ns} + 4 \times (2 \times 25 \text{ ns}) + 6 \times 25 \text{ ns} = 400 \text{ ns}$ 。在 4K 的平均事例率情况下, 400 ns 的死时间导致的事例丢失率约为 0.16%, 由于 TOF 探测器的探测效率为 98% 左右, 所以这样的丢失率是可以接受的。

3 结论

对于 BES III 提出的 25 ps 的 TOF 电子学时间测量精度和 4 K 的平均事例率,通过采用同步时间放大电路,并且合理地设计电路和选择放大倍数,就能获得好于 20 ps 的时间测量精度,同时,死时间为 400 ns,能够满足 BES III 的时间测量精度要求. 该电路可以应用于 BES III 的 TOF 测量系统,并且可以应用于其他高精度时间测量的需求中.

该电路的不足之处是全部由分离器件组成,集成度低,占用面积大,功耗大,不利于在多通道情况下大量使用. 改进的方法是做成多通道 ASIC 芯片,节省功耗和面积,同时引入乒乓机制,进一步减小死时间.

参 考 文 献

- [1] 邵明. 新型粒子探测器的研究——CMS 电磁量能器钨酸铅晶体性能测试和 STAR 飞行时间谱仪 MRPC 研制[D]. 学位论文. 合肥: 中国科技大学近代物理系, 2002.
- [2] BES III 国际合作组. 北京正负电子对撞机重大改造工程可行性研究设计方案[M]. 北京: 中国科学院高能物理研究所, 2003.
- [3] Mota A. A high-resolution time interpolator based on a delay locked loop and an RC delay line[J]. IEEE Journal of Solid-State Circuits, 1999, 34(10): 1 360-1 366.
- [4] Christiansen J. High performance time to digital converter version 2. 1[P]. CERN/EP - MIC, 2002, 2-5.
- [5] Gary Varner, et al. Time expanding multihit TDC for BELLE TOF detector at KEK B factory[S]. Japan Belle Note #223, 1997.
- [6] ON Semiconductor. ECLinPS Plus TMDevice Data[S]. ON Semiconductor, 2002.
- [7] 张艳丽. 基于 VME 总线的高精度信号发生器的设计[J]. 核技术, 2004, 27(9): 705-709.

Research on a High Precision Clocked Time Stretcher in BES III

SHEN Wen-bo, LIU Shu-bin, LIU Ji-guo, AN Qi

(Dept. of Modern Physics, USTC, Hefei 230026, China)

Abstract: An improved solution using a time interval expanding technique is presented. The input signal timing is tagged by a reference clock which is strictly synchronized with a beam collision time, making a time interval between one and two clock cycles. The tagged time interval is expanded predicted time and read out by a multihit TDC (time-to-digital converter) chip, then the original arrival time of signal can be calculated by the data together with other physical methods. It has been implemented in hardware and has proved able to achieve a precision better than 25 ps. It can meet the demand of a precision of 25 ps in the design of time-of-flight(TOF) front-end-electronics for Beijing spectrometer (BES III), and can also be used on other occasions needing high time measurement precision.

Key words: TOF; clocked time stretching; high precision; TDC