

# 高速数据采集系统时钟抖动研究\*

张俊杰, 乔 崇, 刘尉悦, 王砚方

(中国科学技术大学近代物理系, 安徽合肥 230026)

**摘要:**研究了数据采集系统时钟抖动、ADC 量化噪声以及 ADC 微分非线性与信噪比的关系. 通过合理的假设, 利用自相关和功率谱密度的关系, 推导出了信噪比与抖动和噪声的数学公式. 并建立仿真模型, 验证该公式. 结果表明, 在输入信号频率比较高的时候, 信噪比以 20 dB/倍频下降, 时钟抖动决定了 20 dB/倍频下降的起始位置.

**关键字:**时钟抖动; 功率谱密度; 信噪比

**中图分类号:** TP274.2

**文献标识码:** A

## 0 引言

在雷达、导航以及声纳等军事领域中, 信号的带宽比较宽(有的达到 40~50 MHz), 要采集这些高带宽的信号, ADC(数模转换器)的采样时钟至少要为 100 MHz. 在如此高的采样时钟下, 如何获取高性能指标成为数据采集系统研究的重点. 而采集信号的信噪比是采集系统性能指标的最重要一项.

采集信号的信噪比受很多因素的影响: ADC 输入信号失真度、采样时钟的抖动、ADC 的采集精度、ADC 的静态性能指标以及采集系统的外围噪声干扰等. 而采样时钟信号抖动限制了信噪比的进一步提高.

文献[1]~[4]给出了采样时钟抖动与信噪比的经验公式, 然而并没有给出严格的数学推导. 在这些文献中, 经验公式是在假设时钟抖动的功率谱密度是平滑并且抖动服从高斯分布的前提下推导出的, 然而采样时钟抖动的功率谱密度并不是平滑的[5].

本文给出了时钟抖动、ADC 量化噪声以及 ADC DNL(微分非线性)与信噪比的推导公式, 然后用计算机仿真验证了该公式. 并在此基础上对时钟抖动的来源以及如何减少时钟抖动作了分析.

## 1 ADC 信噪比公式推导

图 1 是数据采集的示意图. 其中  $x(t)$  为模拟输入信号,  $s_h(kT_s)$  为采样保持电路输出,  $y(kT_s)$  为 ADC 输出.

时钟抖动为实际数值与理论数值的偏差. 图 2 中的  $t_{jitter}$  为时钟抖动. 从图 2 可以看出,

\* 收稿日期: 2004-07-20

作者简介: 张俊杰, 男, 1978 生, 博士. 研究方向: 数据采集. E-mail: zjj@mail.ustc.edu.cn

$t_{jitter}$  的存在使得采样保持输出信号有一定的误差. 为了分析该误差, 作以下假设:




图 1 数据采集示意图




图 2 时钟抖动造成的采样误差

Fig. 1 the architecture of sampling process

Fig. 2 Linear approximation of the jitter error

### 假设 1

$t_{jitter}$  远小于  $1 / f_{\text{signal}}$  (其中  $f_{\text{signal}}$  为输入信号的带宽), 令:

$$E[t_{jitter}] = \text{mean}, z(t) = x(t + \text{mean}), t_{jitter} = \text{mean} + t_j,$$

操作符 E 表示取平均. 根据假设 1, 则采样保持电路的输出一级近似为:

$$sh(kT_s) = z(kT_s) + z'(kT_s)t_j(kT_s).$$

由量化引起的误差为  $q(kT_s)$ , 由 ADC 微分非线性引起的误差为  $d(kT_s)$ . 则 ADC 的输出可以表达为:

$$y(kT_s) = sh(kT_s) + d(kT_s) + q(kT_s) = z(kT_s) + z'(kT_s)t_j(kT_s) + d(kT_s) + q(kT_s).$$

则  $y(kT_s)$  的自相关函数为<sup>[6]</sup>:

$$R_{yy}(mT_s) = E[y(k+m)T_s] \cdot y(kT_s)] \quad (1)$$

$$E[t_j(kT_s)] = E[t_{jitter}(kT_s)] - \text{mean} = 0 \quad (2)$$

量化误差的概率密度函数为

$$\rho[q] = \begin{cases} 1/LSB & q \in (-LSB/2, LSB/2) \\ 0 & q \in (-\infty, -LSB/2] \cup [LSB/2, \infty). \end{cases}$$

LSB 为 ADC 的最小量化间隔. 根据量化误差的概率密度函数, 则

$$E[q(kT_s)] = 0 \quad (3)$$

如果 ADC 的  $DNL = \epsilon(LSB)$  小于一个 LSB (实际 ADC 也是这样), 则其概率密度函数为<sup>[7]</sup>:

$$\rho[d] = \begin{cases} \frac{1}{\epsilon \cdot LSB} & d \in \left(-\epsilon \cdot \frac{LSB}{2}, \epsilon \cdot \frac{LSB}{2}\right) \\ 0 & d \in \text{其它空间} \end{cases}$$

则

$$E[d(kT_s)] = 0. \quad (4)$$

### 假设 2

时钟抖动引起的误差、微分非线性引起的误差和量化误差是非相关的, 把公式(4)、(3)、(2)代入(1)可得:

$$R_{yy}(mT_s) = R_{zz}(mT_s) + R_{z'z'}(mT_s) \cdot R_u(mT_s) + R_{dd}(mT_s) + R_{qq}(mT_s) \quad (5)$$

其中  $R_{zz}(mT_s)$  为  $x(kT_s)$  的自相关函数,  $R_{z'z'}(mT_s)$  为  $z'(kT_s)$  的自相关函数,  $R_u(mT_s)$  为  $t_j(kT_s)$  的自相关函数,  $R_{dd}(mT_s)$  为  $q(kT_s)$  的自相关函数,  $R_{qq}(mT_s)$  为  $q(kT_s)$  的自相关函数. 而根据文献[5]中的推导,

$$R_{z'z'}(mT_s) = -R''_{zz}(mT_s), R_{xx}(mT_s) = R_{zz}(mT_s), \quad (6)$$

把(6)代入(5)可得

$$R_{yy}(mT_s) = R_{xx}(mT_s) - R''_{xx}(mT_s) \cdot R_u(mT_s) + R_{dd}(mT_s) + R_{qq}(mT_s). \quad (7)$$

由于平均功率等于自相关函数零点的数值. 因此根据公式(7)不难推导出 ADC 的信噪比公式:

$$\text{SNR} = 10 \cdot \lg \left( \frac{R_{xx}(0)}{-R''_{xx}(0) \cdot R_u(0) + R_{dd}(0) + R_{qq}(0)} \right). \quad (8)$$

根据量化误差的概率密度函数以及 DNL 概率密度函数可以得到:

$$R_{qq}(0) = \frac{LSB^2}{12},$$

$$R_{dd}(0) = \frac{\epsilon^2}{12} LSB^2, R_u(0) = E[(t_{jilt} - \text{mean})^2] = \sigma_s^2$$

( $\sigma_s^2$  为采样时钟抖动的方差).

把上面的式子代入(8)可得

$$\text{SNR} = 10 \cdot \lg \left[ \frac{R_{xx}(0)}{-R''_{xx}(0) \cdot \sigma_s^2 + \frac{LSB^2}{12}(1 + \epsilon^2)} \right]. \quad (9)$$

从该公式不难看出,采集系统信噪比与采样时钟抖动方差有关,与时钟抖动的功率谱密度分布没有关系.

## 2 实际采样系统分析以及仿真验证

实际测量中,采集系统的输入信号都是采用正弦或者余弦信号. 令输入信号  $x(t) = A \cdot \cos(\omega_0 t + \varphi_0)$  (其中  $\varphi_0$  为固定初始相位,不失一般性,令其为 0) 则

$$R_{xx}(mT_s) = E[x(kT_s) \cdot x((k+m)T_s)] = \frac{A}{2} \cos(m\omega_0 T_s),$$

故

$$R''_{xx}(mT_s) = -\omega_0^2 \frac{A^2}{2} \cos(m\omega_0 T_s), LSB = V_0/2^N,$$

$V_0$  为 ADC 满幅度输入,  $N$  为 ADC 采样精度.

把上述结果代入(9)得

$$\text{SNR} = 10 \cdot \lg \left[ \frac{1}{\omega_0^2 \sigma_s^2 + \frac{1}{6} \left( \frac{V_0}{2^N A} \right)^2 (1 + \epsilon^2)} \right]. \quad (10)$$

从公式(10)可以看出,系统信噪比与采样时钟抖动、输入信号幅度、输入信号频率以及 ADC 位数和 ADC 的微分非线性有关.

本文建立了一个仿真模型来验证公式(10). 该模型的示意图如图 3 所示




图 3 数据采集分析模型

Fig. 3 the simulation model of the sample system

实际 ADC 的微分非线性  $\epsilon$  一般都很小, 因此仿真模型忽略了该部分的影响.

$$\text{SNR} = 10 \cdot \lg \left[ \frac{1}{\omega_0^2 \sigma_t^2 + \frac{1}{6} \left( \frac{V_0}{2^N A} \right)^2} \right] \quad (11)$$

在采样信号频率为输入信号频率的 3.5 倍条件下, 做了大量的仿真工作, 如图 4~图 6. 图中的实线代表理论公式(11), 散点为仿真结果.




图 4 8 bit ADC 抖动高斯分布对比图  
(抖动均值为 0 ns, 输入信号满幅度)

Fig. 4 SNR due to different normal-distribution jitter with 8 bit full-amplitude -input ADC




图 5 14 bit ADC 抖动(均值为 1 ns 输入信号满幅度)平均分布对比图

Fig. 5 SNR due to different uniform-distribution jitter with 14 bit full-amplitude -input ADC

从图 4~图 6 可以看出仿真结果与理论公式(11)一致. 采集系统信噪比与时钟抖动均值没有关系, 只与时钟抖动的方差有关系.

当输入信号频率比较高时, 公式(11)转换为

$$\text{SNR} \approx 20 \cdot \lg \left( \frac{1}{\omega_0 \sigma_{ts}} \right) \quad (12)$$

当输入信号频率比较大时, 信噪比以 20 dB/倍频下降, 这可以从公式(12)看出.

时钟抖动的大小决定了 20 dB/倍频下降的起始位置. 以 3 dB 下降处作为起始位置, 则

根据公式(11)可以推导出此处信号频率为:

$$f_{3dB} = \frac{V_0}{\sqrt{6}A} \cdot \frac{1}{2^{N+1}\pi\sigma}$$

对于一个 12 bit ADC 的数据采集系统, 在输入信号频率为 10 MHz 的时候, 若采集系统的信噪比达到 60 dB, 则采样时钟抖动必须小于 16 ps.

### 3 结束语

高速 ADC 本身还具有一个固定的孔径抖动, 然而该孔径抖动与采样时钟的抖动比较起来, 都比较小. AD 公司的 ad9632 高速 ADC, 其孔径抖动只有 0.25 ps. 而比较好的晶体振荡器的时钟抖动为 2 ps 左右. 因此 ADC 本身固有孔径抖动可以忽略.

### 参 考 文 献

- [1] 陈宁, 费元春. 高速数据采集系统中的孔径抖动[J]. 北京理工大学报, 2003, 23(2): 234-237.
- [2] Razavi B. A study of phase noise in CMOS oscillators[J]. IEEE J Solid Circuits, 1996, 31(3): 331-343.
- [3] Shinagawa M Akazawa, *et al.* Jitter analysis of high-speed sampling systems[J]. IEEE J Solid-state Circuits, 1990, 25(1): 220-224.
- [4] Hajimiri A, Limotyrakis S, Lee T H. Jitter and phase noise in ring oscillators[J]. IEEE J Solid-state Circuits, 1999, 34(6): 790-804.
- [5] Da Dalt N, Harteneck M, *et al.* On the jitter




图 6 14 bit ADC 抖动(均值为 1 ns 输入信号半满幅度)平均分布对比图

Fig. 6 SNR due to different uniform-distribution jitter with 14 bit half-amplitude input ADC

requirements of the sampling clock for analog-to-digital converters[J]. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 2002, 49(9): 1 354 - 1 360.

- [6] John G Proakis . Digital Communications, 4th ed. [M]. 北京: 电子工业出版社, 2003, 62-66.
- [7] 许嘉林, 卢艳娥, 丁子明. ADC 信噪比的分析及高速高分辨率 ADC 电路的实现[J]. 电子技术应用, 2004, 4: 64-67.

## Clock Jitter Study of High Speed Data Acquisition Systems

ZHANG Jun-jie, QIAO Chong, LIU Wei-yue, WANG Yan-fang

(Department of Modern Physics, USTC, Anhui Province, Hefei 230026, China)

**Abstract:** In this paper, the effect of sampling clock, the quantization noise and DNL of ADC on SNR are investigated from a practical perspective. Based on a reasonable proposition, a powerful expression for the SNR is derived with generic autocorrelation and input signal. A simulation model used to verify the SNR expression is proposed.

**Key Words:** clock jitter; power spectral density; signal noise ratio (SNR)