基于跨导运算放大器的可重构模拟电路及应用设计

马伟伟 王友仁 石 玉 崔 江 (南京航空航天大学 南京 210016)

摘 要:常规的粗粒度可重构模拟电路灵活性不高,而且可重构模拟单元(CAB)结构较为复杂。针对此类问题,该 文改进并设计了一种新的基于OTA的可重构模拟电路。该电路设计方案降低了CAB的复杂度,提高了CAB的使用 效率。该文方法的有效性通过3个模拟设计实例(二阶低通滤波器、高通滤波器和三阶巴特沃思低通滤波器)的设计 加以验证。实验结果表明,所提出的方法正确有效,可以较好地兼顾CAB资源与所要求功能的平衡。 关键词:可重构模拟电路;运算跨导放大器;可重构模拟单元;模拟滤波器

中图分类号: TN402 **文**献标识码: A

文章编号: 1009-5896(2009)07-1775-04

Reconfigurable Analog Circuit and Application Design Based on Operational Transconductance Amplifier

Ma Wei-wei Wang You-ren Shi Yu Cui Jiang

(Nanjing University of Aeronautics and Astronautics, Nanjing 210016, China)

Abstract: The conventional coarse-grained reconfigurable analog circuits have bad flexibility, and the reConfigurable Analog Block (CAB) structure is complicated. In order to solve such problems, a new OTA-based reconfigurable analog circuit is presented in this paper. In this circuit scheme, the complexity of CAB is reduced and the CAB utilization rate is increased. To verify the effectiveness, three examples of analog circuit design (a second-order low pass filter, a second-order high pass filter and a low-pass third-order Butterworth filter) are presented. The experimental results indicate that the proposed circuits is effective and feasible, which make a better balance between circuit resources and functions.

Key words: Reconfigurable analog circuit; Operational Transconductance Amplifier (OTA); Reconfigurable Analog Block (CAB); Analog filters

1 引言

当前,随着电子技术的发展,电路系统的复杂 度越来越大,更多的应用领域要求电路有良好的环 境适应能力。可重构电路可以通过改变自身的结构 来改变电路功能,在环境适应能力上有巨大的优势, 尤其在复杂环境,如工业自动化、无线电通信、航 空航天、机器人等多种领域有广泛的应用前景,美 国宇航局(NASA)已经将这种技术应用到国防和太 空领域^[1]。

由于模拟电路和数字电路存在各自不同的特 点,可重构电路的研究也分为模拟电路和数字电路 两个分支。相对于数字可重构电路,模拟型可重构 电路的研究起步较晚,取得的成果也很少。国外在 20世纪 80年代开展了这方面的研究工作,而国内 这方面的研究起步较晚,仅有少数单位正在开展相 关研究工作。已出现的研究型芯片以美国 JPL 实验 室的 FPTA 平台为代表, 商业型芯片以美国 Lattice 公司的 ispPAC 系列和 Anadigm 公司的 AN10E04 平台等为代表。现有的可重构模拟器件功能有限, 带宽较小, 仅适合中低频场合。如细粒度的 FPTA 工作频率在 100 kHz 左右, ispPAC 系列的带宽在 1 MHz 左右, Anadigm 公司最新的 AN20E40 由 250 kHz(AN10E40)提高到了 2 MHz, 但采用了开关电 容技术, 系统带宽受到时钟和采样频率的限制。可 重构模拟电路的多功能化与高频化是发展方向, 可 重构模式电路的多功能化与高频化是发展方向, 可 重构模式电路的多功能化与高频化是发展方向, 可 重构模式电路的多功能化与高频化是发展方向, 可

本文采用阵列式的网络布局结构,通过降低 CAB的复杂度,提供丰富的布线资源来提高电路的 灵活性,同时提高了 CAB 的使用效率。文章第 2 节介绍了基于 OTA 的可重构模拟电路结构,第 3 节分析了几种电路功能的实现方法,并对资源消耗 情况做了统计和分析。

²⁰⁰⁸⁻⁰⁷⁻¹⁸ 收到, 2008-11-03 改回

国家自然科学基金 (60501022, 60871009) 和航空科学基金 (2006ZD52044) 资助课题

2 基于 OTA 的可重构模拟电路设计

2.1 基于 OTA 的可重构模拟单元(CAB)

可重构模拟单元是可重构模拟电路最基本的功 能单位,基于 OTA 的可重构模拟单元结构如图 1, 包含 1 个跨导运算放大器(OTA),3 个导通开关(S_1 , S_2 , S_3)和 1 个可编程电容(C_w),提供 3 个输入端 口(u_{i+}, u_{i-}, u_{ic})和 1 个输出端口(i_o)。

2.2 可编程电容阵列

图 2 为可编程电容阵列^[4]的结构图,阵列中 5 个开关导通或闭合实现等效电容 C_w 的变化。选择电 容参数使其满足 $C_4 = 2C_3 = 4C_2 = 8C_1 = 16C_0$,等 效电阻可以用式(1)表示,式中, C_{par} 为寄生电容, 对应于每个开关,当 S_{cn} 闭合时, $b_n = 1$, S_{cn} 断开 时, $b_n = 0$ 。

$$C_w = \sum_{n=0}^{4} b_n 2^n C_0 + C_{\text{par}}$$
(1)



图 1 基于 OTA 的可重构模拟单元 图 2 可编程电容阵列

2.3 CAB 间的互联网络

图 3 是 2×2 的 CAB 阵列互联网络结构图,实现电路信号在不同 CAB 之间的传输。开关阵列^[5]大致可分为两类,分别命名为开关盒和连接盒,前者实现不相邻的 CAB 间的连接,起到全局互联的作用,后者实现相邻 CAB 之间的连接,起到局部互联的作用。

根据互联网络在信号传输过程中作用的不同, 可分为横向网络和纵向网络,前者主要实现信号在 横向上的传输,表现为相邻两个开关盒间的互联,



图 3 可重构模拟电路互联网络结构

后者实现信号在纵向上的传输,表现为开关盒与连接盒之间的互联。为了减少网络中的导线数目以降低电路规模,减少配置数据长度,互联布线的规模可由下面的方法来确定:

以 *m×n* 规模的 CAB 阵列为例,由于单个 CAB 有 3 个输入端口和 1 个输出端口,则:

(1)以1列CAB为整体,为了实现每个输入节 点都可以在纵向上与外界连线互联,则在每个纵向 需要 3×m条连线;

(2)以1行 CAB 为整体,为了实现每个输入节 点都可以在横向上与外界连线互联,则在每个横向 需要 3×n 条连线。

在重构实际电路功能的过程中,占用的布线资 源会小于这个数目,因此在本文应用示例及实验结 果分析部分,为了使图形更加简洁,并未画出所有 的网络布线。

2.4 输入输出端口规则

如图 3,在 10 个测试端口中,每个端口的输入 输出特性为:

(1)*T*(2,1),*T*(3,1),*T*(4,1)仅可供电路信号输入, 为信号输入端口;

(2) T(2,2), T(3,2), T(4,2) 仅可供电路信号输出, 为信号输出端口;

(3)*T*(1,1), *T*(1,2), *T*(5,1),*T*(5,2)既可供电路信号输入又可供电路信号输出,其端口特性可随电路功能的变化而不同。

2.5 功能与资源分析

由于电路配置的需要,每个开关都要1位控制 字,1个 CAB 结构就需要1个长度为8bit的控制字 (可编程电容 C_w :5bit,OTA:3bit)。一般来讲,CAB 阵列规模越大所能实现的电路的功能越多,但同时 也将需要更多的电路资源,结合已进行的仿真实验, 将部分电路功能和所使用的CAB 阵列规模以及控 制字长度情况进行了统计,如表1。

表1不同规模电路的资源参数与可实现功能

CAB 阵列 规模	网络布线 (条)	控制字长 (bit)	可实现功能
1×1	0	8	积分器,模拟电阻
1×2	15	94	二阶高通,低通,带通, 带阻滤波器,电压放大器
2×2	30	320	三阶低通滤波器,回转器
$3{\times}3$	54	972	7位加法器

3 应用示例及实验结果分析

为了评估可重构模拟电路在模拟信号放大处理

中的有效性,利用 1×2 的 CAB 阵列重构实现二阶 低通和高通滤波器,用 2×2 的 CAB 阵列来重构实 现三阶巴特沃思低通滤波器。

3.1 可重构电路设计与分析

(1)二阶低通滤波器 实现二阶低通滤波器的 CAB 互联布线结构如图 4(a),如果忽略开关的非理 想特性并调整 CAB 的内部开关状态,使该阵列的等 效电路如图 4(b),那么传递函数如式(2)。

$$A(s) = \frac{U_o(s)}{U_i(s)} = \frac{G_{m1}G_{m2}}{s^2 C_1 C_2 + s C_1 G_{m2} + G_{m1} G_{m2}}$$
(2)



图 4 用 1×2 的 CAB 阵列重构二阶低通滤波器

(2)二阶高通滤波器 实现二阶高通滤波器的 CAB 互联布线结构如图 5(a),忽略开关的非理想特 性并调整 CAB 内部开关,使阵列结构的等效电路如 图 5(b),则传递函数如式(3)。



图 5 用 1×2 的 CAB 阵列重构二阶高通滤波器

$$A(s) = \frac{U_o(s)}{U_i(s)} = \frac{s^2 C_1 C_2}{s^2 C_1 C_2 + s C_1 G_{m2} + G_{m1} G_{m2}}$$
(3)

(3) 三阶巴特沃思低通滤波器 三阶巴特沃思 低通滤波器可以用一个 2×2的 CAB 阵列实现, CAB 外部互联布线结构如图 6(a),如果忽略开关的非理 想特性并调整 CAB 的内部开关,使该阵列最终等效 电路如图 6(b),为满足巴特沃思滤波器的特点,设 定电容参数值 $C_1 = C_2 = C_3 = C$,并且设定 CAB 中 的跨导值满足 $G_{m1} = G_{m2} = G_{m4} = 2G_{m3} = G_m$,传递 函数如式(4)。

$$A(s) = \frac{U_o(s)}{U_i(s)} = \frac{G_m^3}{2C^3s^2 + 4G_ms^2 + 5G_m^2Cs + 2G_m^3} \quad (4)$$

3.2 仿真结果分析

利用 PSpice 软件 CAB 阵列的仿真模型, OTA



图 6 用 2×2 的 CAB 阵列重构三阶低通滤波器

用电路宏模型的方式建立,数据参数以双极型运算 跨导放大器 LM13600TA 为依据,电路中的开关用 压控开关模型来模拟。将实现二阶低通、高通滤波 器和三阶低通滤波器的开关状态输入 PSpice 软件, 幅频响应曲线如图 7。



从结果可以看出,该 CAB 阵列实现的电路满足 设计要求,电路中的资源(如 2)得到了有效的利用, 没有出现起辅助作用的冗余 CAB 和 OTA。从重构 目标功能电路的角度看,在确定了电路功能之后, 可以根据目标电路的复杂程度选取不同规模的阵列 规模,充分发挥布线网络灵活而丰富的特点,在节 约 CAB 和 OTA 资源的同时实现电路的功能。

表23个实验中需要的 CAB 和 OTA 资源数目

模拟电路功能	$CAB(\uparrow)$	$OTA(\uparrow)$
二阶低通滤波器	1×2	2
二阶高通滤波器	1×2	2
三阶低通滤波器	2×2	4

4 结束语

本文设计了基于 OTA 的可重构模拟电路并用 于模拟信号放大处理中。通过降低 CAB 的复杂度, 采用阵列式互联网络结构提高了电路的灵活性,避 免了粗粒度可重构模拟电路中经常出现冗余资源的 情况。基于 OTA 的可重构模拟电路还可以实现数字 逻辑门, D/A 转换器, 模拟信号放大处理等功能, 限于篇幅, 这里没有给出其他应用设计仿真分析结 果。

电路中的噪声主要来自于 MOS 开关和较长的 互联导线^[6],下一步将研究更为有效的布线方法,避 免电路中出现较长的连线,并重构实现更复杂的电 路功能。

参考文献

- Stoica Adrian, Keymeulen Didier, and Arslan Tughrul, et al.. Circuit self-recovery experiments in extreme environments[C]. Proceedings of the 2004 NASA/DoD Conference on Evolution Hardware, USA, June 24-26, 2004: 142–145.
- [2] Pankiewicz Bogdan, Wojcikowski Marek, and Szczepanski Stanislaw, et al. A field programmable analog array for CMOS aontinuous-time OTA-C filter applications[J]. IEEE Journal of Solid-State Circuits, 2002, 37(2): 125–136.
- [3] Hasler Paul E and Twigg Christopher M. An OTA-based large-scale field programmable analog array (FPAA) for faster on-chip communication and computation[C]. 2007 IEEE International Symposium on Circuits and Systems, New Orleans, USA, May 27-30, 2007: 177–180.

- [4] Giuma T and Ebenal A. Programmable hardware and the new analog capacity[C]. The Second International Conference on Systems and Networks Communications, Riviera, France, April 22-28, 2007: 19.
- [5] Twigg Christopher M, Gray Jordan D, and Hasler Paul E. Programmable floating gate FPAA switches are not dead weight[C]. 2007 IEEE International Symposium on Circuits and Systems, New Orleans, USA, May 27-30, 2007: 169–172.
- [6] Ebadia Zahra S, Avanakib Alireza N, and Saleha Resve, et al.. Design and implementation of reconfigurable and flexible test access mechanism for system-on-chip[J]. Integration; The VLSI Journal, 2007, 40(2): 149–160.
- 马伟伟: 男,1984年生,硕士,研究方向为面向进化的可重构模 拟电路设计.
- 王友仁: 男,1963年生,博士,教授,博士生导师,研究方向为 进化硬件、电子系统智能容错、故障诊断与故障预测.
- 石 玉: 女,1973年生,博士,讲师,研究方向为模拟演化硬件 与智能计算工程应用.
- 崔 江: 男,1977年生,博士生,研究方向为模拟电路可测试性 设计与故障诊断.