

一种可重构计算系统设计与实现^{*}

罗毅辉^{1,2}, 李仁发¹, 熊曙初²

(1. 湖南大学 湖南省嵌入式计算及系统重点试验室, 湖南 长沙 410082; 2. 湖南商学院 信息系, 湖南 长沙 410205)

摘要: 可重构计算系统是一种新的实现计算系统的方法, 它补充了原有通用处理器和专用硬件计算系统的不足, 既具有在制造后的可编程性, 又能提供较高的计算性能和计算密度。在简单介绍可重构计算系统体系结构的基础上, 通过一个嵌入式实时控制系统实例, 给出了可重构计算系统的一种实现方法。

关键词: 可重构计算系统; 可编程门阵列; 单芯片上可重构计算系统

中图法分类号: TP393 文献标识码: A 文章编号: 1001-3695(2006)01-0154-03

Design and Implementation of a FPGA Based on Reconfigurable System

LUO Yi-hui^{1,2}, LI Ren-fa¹, XIONG Shu-chu²

(1. Hunan Provincial Key Laboratory of Embedded Computing & System, Hunan University, Changsha Hunan 410082, China; 2. Dept. of Information, Hunan Commerce College, Changsha Hunan 410205, China)

Abstract: A new kind of computing system based on reconfigurable computing is described. It is emerging as an alternative to conventional ASIC and general-purpose processors. Reconfigurable architecture can be postfabrication customized for a wide class of application to achieve significantly higher performance over general-purpose processors. Firstly introduces system architectures of reconfigurable system, then presents an example of embedded real-time control application through which a methods for designing reconfigurable system is demonstrated.

Key words: Reconfigurable System; FPGA; SoPC

可重构计算系统是在通用计算机和专用计算系统 ASIC 的基础上发展起来的。通用计算机是通过软件编程实现基本算法的系统, 它的处理器指令粒度非常小, 可通过指令集程序实现任意复杂运算要求, 因此具有很大的灵活性和应用范围, 但对某些特殊的应用领域却难以取得高性能。专用计算系统 ASIC 是针对某种特殊应用设计的计算系统, 它的处理器指令粒度可以做得很大, 对于特定的计算任务, 表现出极高的性能, 但是缺乏灵活性。而现在有许多应用需求, 包括目标识别、字符模式匹配和数据加密等, 既要求较高的性能, 又需要一定的灵活性, 通用计算机和专用计算系统都不能很好地满足它们的要求。可重构计算技术填补了两者之间的空白, 结合了它们的优点, 在概念上既有像 ASIC 一样高效的硬件电路实现, 由于它的逻辑电路是可以改变的, 所以也有类似于通用处理器的灵活性^[1]。随着可重构计算技术成功解决的应用需求越来越多, 可重构计算理论和技术更加备受人们关注。

1 可重构计算系统体系结构

可重构计算基于现场可编程门阵列——FPGA。FPGA 的编程技术主要有两种: 一种是反熔丝技术, 即通常所说的电可擦写技术, 但是这种技术的可重构实时性太差; 另一种是基于静态存储器(SRAM)可编程原理的 FPGA 编程技术, 这种硬件包含计算单元阵列, 这些计算单元的功能由可编程的配置位来决定。当前大多数的可重构设备是基于静态存储器的, 其实现

计算单元的粒度随不同的系统要求而不同。粒度是指可重构处理单元的操作数的宽度^[2]。单纯 FPGA 结构并不能很好地满足应用要求, 目前已有的可重构计算系统都分别包含了可重构逻辑资源和固定逻辑资源, 有人把这种系统称为混合系统。其中固定逻辑资源既可能是一个宿主机, 也可能只是一个微控制器。按照它们之间的耦合程度可以将可重构计算系统大致分为四种模式^[1]。

1.1 功能单元模式

可重构逻辑资源可以作为主处理器上的可重构功能单元^[3]。在这里, 这种可重构单元以 I/O 操作的方式与主处理器实现紧耦合, 在主处理器的数据通路上像其他功能单元一样运行。这种结构允许在传统的编程环境中附带定制指令, 这些定制指令可以随时间变化, 即软件接口通过指令集的扩张来实现。

1.2 独立处理单元模式

这是一种最松散的耦合形式, 可重构逻辑作为主处理机外部独立的处理单元。属于这类系统的可重构逻辑部分一般包含多个 FPGA, 而固定部分则是一个宿主计算机, 两者之间一般通过接口总线连接起来, 有时也可直接使用握手信号进行连接。可重构逻辑类似于宿主机协处理器, 接收宿主机发出指令和数据, 并将结果通过 I/O 接口(如 ISA、PCI、串口等)传回宿主机。

1.3 协处理器模式

可重构逻辑资源可以作为协处理器, 协处理器能够不需要主处理器控制完成计算任务。具体过程是主处理器首先初始化可重构硬件, 然后只需要送数据到可重构硬件或者提供要处理数据的地址, 可重构硬件即可无需主处理器的干涉, 独立完

成相应的计算任务,并且返回结果。在这种结构中,可重构逻辑可以运行多个时钟周期而无需主处理器的干涉,而功能单元每执行一次定制指令就必须与主处理器交互。这是一种紧耦合方式,可重构逻辑作为功能部件与中央处理器通过独立的数据和控制总线进行连接。与第一种方式相比,该方式取消了同宿主机的外部通用接口,从而大大提高了可重构逻辑同处理器的数据交换速度。

1.4 SoPC 模式

随着可编程器件容量的增大,FPGA 的高复杂度可以将整个系统集成在单个可编程器件上,称为单芯片可重构计算系统(SoPC)。SoPC 可以包含多个处理器、DSP、高速总线、内存、外围组件和各种不同的专用标准产品^[2]。它们之间可分别以非常高的带宽传递数据。这种系统中处理器和可重构逻辑仍然是紧密耦合的结构,同时,片上存储系统和处理器与可重构逻辑接口能力则进一步提高了系统的性能。

当今世界上最大两家 FPGA 芯片生产厂家 Altera 公司和 Xilinx 公司都分别推出了基于嵌入式处理器的 SoPC 解决方案。同时围绕这些处理器,它们都推出了支持 SoPC 开发的软件工具,如 Altera 公司的 SoPC Builder。

2 可重构计算应用系统的设计与实现

本文以发动机电磁可变气门控制系统的设计来说明可重构计算系统的一种实现方法。这是一个嵌入式实时控制的原型系统,它控制电磁气门,能够取代传统的发动机配气机构中复杂的凸轮摇臂转动机构,实现对气门开启速度的灵活控制。但目前仍处于研究阶段,还没有达到实用化的程度,因此使用可重构计算技术有利于硬件系统的修改和功能扩展。

这里采用 Altera 公司提出的基于 Nios 处理器软核的 SoPC 设计方案,在 Excalibur 开发平台上进行设计。Excalibur 开发平台是 Altera 公司的一个样机平台,上面集成有 SDRAM,Flash,PIO 和 JTAG 接口等外设。根据不同的应用类型,用户可以通过增加硬件 IP、可编程 FPGA 逻辑或编写嵌入式软件最终完成芯片设计。

2.1 系统功能规格说明

发动机气门控制器通过 CAN 现场总线接收发动机动力总成控制系统传送过来的发动机转速、负荷两个主信号和其他信号,根据预先存入的气门正时(排气门开、关时刻)表进行查表计算,得到理论的气门正时。通过修正计算,将上述参数转换为具有一定时刻和宽度的脉冲信号,在以上死点为基准的最佳时刻发出脉冲信号,驱动电磁阀工作使排气门开启和关闭,实现对气门正时的控制。

电磁气门驱动装置主要由两个相同的电磁铁(共用一个衔铁)、两个相同的弹簧和气门组成,其中两个电磁铁分别位于衔铁的上、下方。发动机不工作时,线圈 1、线圈 2 均不通电,气门呈半开半闭。发动机工作时,根据这一时刻应有的开、关状态,给激磁线圈 1 或线圈 2 通电,产生的电磁力克服弹簧力,将气门关闭或开启。驱动电路采用场效应管(MOSFET)为功率驱动芯片、脉宽调制(PWM)的电路形式。驱动电路原理如图 1 所示, M_1, M_2, M_3 分别是三个 MOSFET; L_1, L_2 是上、下两个电磁线圈的等效电感; R_1, R_2 是线圈的等效电阻; U_r 是续

流二极管。 M_2, M_3 作为线圈 1、线圈 2 的选通开关,当驱动它们的 PWM 为高电平时,相应的线圈通电。 M_1 起调节线圈电流的作用,通过改变 PWM1 脉冲的占空比,可以改变加在线圈两端的平均电压,从而改变线圈的电流大小。电磁气门驱动电路原理如图 1 所示。




图 1 电磁气门驱动电路原理图

2.2 硬件部分实现

硬件系统主要分为 FPGA 片内和片外两个部分,如图 2 所示,虚线内为片内部分。




图 2 排气控制器硬件结构图

FPGA 片外部分包括了静态随机访问存储器 SRAM、大容量可擦写的存储器 Flash,以及 CAN 网络控制芯片等。片外硬件通过一条 Avalon 三态数据总线与 FPGA 芯片内的 Nios CPU 进行通信。

FPGA 片内的硬件模块也分为两个部分,分别是 32 位 Nios 软核和 SOPC Builder 开发系统自带的各种外围接口硬件 IP 核,以及用户自定义的 IP 核模块。为了完成控制器的设计目标,我们自行设计了两个硬件 IP 核,分别完成对气门正时数据表的查询任务和产生电磁气门控制信号。这两个 IP 模块通过一条 Avalon 片内总线与 FPGA 片内的 Nios CPU 相连,这两个 IP 核都采用 Verilog 语言来设计。

气门正时数据表的查询采用哈希查找方法,在自定义 IP 核中生成 SRAM 地址,而表数据则存放在 SRAM 中。之所以用硬件方式实现是因为散列函数的许多位级操作,如桶式移位和异或运算等,用 FPGA 来实现更加高效。另外该自定义 IP 核可以直接存取 SRAM,省去了与 Avalon 总线交互的大部分时间,可以进一步提高查找速度,满足系统实时性要求。

电磁气门控制信号生成 IP 核主要是按规定时序生成图 1 所示的三个脉冲宽度调制(PWM)信号,通过不同的引脚输出到电磁阀驱动电路上。之所以用硬件方式生成 PWM 信号,一方面是系统实时性的要求;另一方面这样产生的 PWM 信号比用软件产生更加稳定。下面是实现该 IP 核的 Verilog 代码。由于篇幅的限制,这里只给出部分重要代码。以下是模块说明部分:

```
module valve_pwm( clk, resetn, avalon_cs, addr,
write, write_data, read, read_data, byte_en, pwm_out)
```

在模块内部设计了七个参数寄存器,其中三个频率寄存器对应地址分别为 000, 001 和 010,三个占空比控制寄存器对应地址分别为 011, 100, 101,硬件驱动寄存器对应地址为 110,因此 addr 地址宽度为三位,通过地址总线上给出的这三位地址信息,能够将 Avalon 数据总线上参数写入到指定参数寄存器中,或者读出这些寄存器的内容,放到数据总线上。下面是写第一个频率控制寄存器的 Verilog 代码,其他几个寄存器的读写过程与下面代码相似:

```
always@ (posedge clk or negedge resetn)
begin
  if( ~resetn) begin
    pwm_register1 <= 32 h0000_0000;
  end
  else begin
    if( avalon_cs&write&! addr[ 2] &! addr[ 1] &! addr[ 0] & byte_en
[ 3] ) begin
      pwm_register1[ 31:24] <= write_data[ 31:24] ;
    end
    else begin
      pwm_register1[ 31:24] <= pwm_register1[ 31:24] ;
    end
    if( avalon_cs&write&! addr[ 2] &! addr[ 1] &! addr[ 0] & byte_en
[ 2] ) begin
      pwm_register1[ 23:16] <= write_data[ 23:16] ;
    end
    else begin
      pwm_register1[ 23:16] <= pwm_register1[ 23:16] ;
    end
    if( avalon_cs&write&! addr[ 2] &! addr[ 1] &! addr[ 0] & byte_en
[ 1] ) begin
      pwm_register1[ 15:8] <= write_data[ 15:8] ;
    end
    else begin
      pwm_register1[ 15:8] <= pwm_register1[ 15:8] ;
    end
    if( avalon_cs&write&! addr[ 2] &! addr[ 1] &! addr[ 0] & byte_en
[ 0] ) begin
      pwm_register1[ 7:0] <= write_data[ 7:0] ;
    end
    else begin
      pwm_register1[ 7:0] <= pwm_register1[ 7:0] ;
    end
  end
end
```

接下来把设计的用户 IP 核和系统提供的相关 IP 核一起加入到 Nios 处理器中,再调用 SoPC Builder 自动生成基于 Nios 的片上系统和相关外设的源文件,然后在 Quartus 中编译整

个项目,就可以得到一个 FPGA 配置文件。该文件可以通过 Quartus 中的编程器下载到开发板上,从而在开发板上实现整个硬件系统。

2.3 软件部分实现

软件部分主要实现 CAN 网络的应用层通信协议,完成数据的合法性检查和命令的译码等工作。对所有牵涉到硬件接口的软件开发,都应该在硬件环境搭建起来后进行,这样方便了软件开发人员对硬件的操作,加快了开发速度。还引入了实时操作系统 $\mu\text{C}/\text{OS-2}$,这样各个模块以任务的形式存在,从而使得系统的结构更加清晰。 $\mu\text{C}/\text{OS-2}$ 所具有的可抢占内核和基于优先级的调度策略还保证了系统的实时性。整个系统能够按照发动机配气系统的要求控制排气阀的开启和关闭。FPGA 还允许设计人员对查找算法和 SRAM 中存储的气门正时数据表进行调整,进一步优化发动机的配气特性;如果把该表替换成其他类型的发动机气门正时数据表,还可以对不同发动机的进排气进行控制,因此十分适合发动机台架试验。

3 结束语

可重构计算为计算机体系结构提供了新的发展方向,它既具有软件的灵活性,又保持了传统的基于硬件方法的执行速度,其体系结构可变的特点,能够很好地适应实际应用中的多元化需求。

参考文献:

- [1] Catherine Compton, Scott Hauck. Reconfigurable Computing: A Survey of Systems and Software [J]. ACM Computing Surveys, 2002, 34(2): 171-210.
- [2] Kalte H, et al. Dynamically Reconfigurable System-on-programmable-chip. Parallel, Distributed and Network-based Proceeding [C]. Proceedings of the 10th Euromicro Workshop, 2002. 235-242.
- [3] 李仁发,周祖德,陈幼平,等.可重构计算的硬件结构 [J]. 计算机研究与发展, 2003, 40(3): 500-505.

作者简介:

罗毅辉(1968-),男,湖南益阳人,工程师,硕士生,研究方向为嵌入式系统设计;李仁发(1957-),男,湖南郴州人,湖南大学计算机与通信学院院长,教授,博导,研究方向为嵌入式系统设计、虚拟仿真技术;熊曙初(1964-),男,湖南益阳人,副教授,本科,研究方向为管理信息系统设计。

(上接第 143 页)

(3) 语法功能词表的准确性。语法功能词表记录了各个语法功能词的词性、优先级、左右搭配信息等。该表的错误将会影响到短语的归约准确率,进而影响到句子归约准确率。

为了能够在实际系统中使用该算法,还需要做大量工作。完善语法功能词表以及得到一个更合理的概率上下文无关文法等都是进一步的工作。同时需要研究如何与后续语义分析模块结合从而更加有利于语义分析。

参考文献:

- [1] Ray M. Algorithm Schemata and Data Structures in Syntactic Processing [R]. CSL-80-12 Xerox Palo Alto Research Center, 1980.
- [2] Earley J. An Efficient Context-free Parsing Algorithm [J]. Communication of ACM, 1970, 13(2): 95-102.
- [3] Tomita M. An Efficient Parsing Algorithm for Natural Language [M].

Kluwer, Bosto, Mass., 1986.

- [4] Tanaka, Hozumi. Current Trends on Parsing: A Survey [R]. TITCS Technical Report, TR93-003, 1993.
- [5] 刘群. 汉语词法分析与句法分析技术综述 [R]. 第一届学生计算语言学研讨会专题报告, 2002.
- [6] 白硕,张浩. 角色反演算法 [J]. 软件学报, 2003, 14(3): 328-333.
- [7] 朱胜火,周明,刘昕,等. 一种有效的概率上下文无关文法分析算法 [J]. 软件学报, 1998, 9(8): 592-597.
- [8] 孟遥,李生,赵铁军,等. 四种基本统计句法分析模型在汉语句法分析中的性能比较 [J]. 中文信息学报, 2003, 17(3): 1-8.

作者简介:

陈晓辉(1982-),男,硕士研究生,主要研究方向为自然语言处理、句法分析等;周源远(1980-),男,硕士,主要研究方向为信息检索等;袁春风(1963-),女,教授,主要研究方向为知识处理、自然语言处理等;武港山(1967-),男,副教授,主要研究方向为智能信息检索等。