

工程应用技术与实现

基于Q-Coder算术编码器的IP核设计

毛文娟, 王建立, 张孝三

(上海工程技术大学高职学院, 上海 200437)

收稿日期 修回日期 网络版发布日期 2006-10-27 接受日期

摘要 设计了一种实现算术编码的集成电路IP核, 可用于下一代静止图像压缩标准JPEG2000编码系统中。采取易于硬件实现的二进制算术编码算法, 分析了该IP核的各个模块和时序, 在ModelSim软件中进行了功能仿真, 在Quartus II软件中完成了综合以及布局布线, 并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析。实验结果表明, 对相同的图像进行编码, 该IP核的处理时间仅为软件处理时间的41%。该文的研究对于JPEG2000在实际中的应用有着重要的意义。

关键词 [算术编码](#) [现场可编程门阵列](#) [大概率符号](#) [小概率符号](#)

分类号 [TP302](#)

DOI:

通讯作者:

作者个人主页: 毛文娟; 王建立; 张孝三

扩展功能

本文信息

- ▶ [Supporting info](#)
- ▶ [PDF \(126KB\)](#)
- ▶ [\[HTML全文\] \(0KB\)](#)
- ▶ [参考文献 \[PDF\]](#)
- ▶ [参考文献](#)

服务与反馈

- ▶ [把本文推荐给朋友](#)
- ▶ [加入我的书架](#)
- ▶ [加入引用管理器](#)
- ▶ [引用本文](#)
- ▶ [Email Alert](#)
- ▶ [文章反馈](#)
- ▶ [浏览反馈信息](#)

相关信息

- ▶ [本刊中 包含“算术编码”的 相关文章](#)
- ▶ 本文作者相关文章
 - [毛文娟, 王建立, 张孝三](#)