



# 第五章 数字量输入输出接口 (Digital I/O Interface)



# 生产过程微机控制系统结构




# 第五章 数字量输入输出接口

## 主要内容

- \* 接口基本概念
- \* 接口电路（芯片）、端口地址
- \* 数据传送方式
- \* 总线及其接口
- \* 中断电路及其处理
- \* 定时/计数器电路与应用
- \* 并行接口电路与应用
- \* 串行接口电路与应用
- \* DMA电路与应用

# 总线基本概念



# 总线分类

## CPU 片内总线

——CPU内部，各部件之间的连接总线

## CPU总线


——计算机内部，CPU与各芯片的连接总线

## 系统总线（PC总线）


——计算机内部，插卡与插卡间的连接总线  
使计算机成为开放体系，实现技术的兼容与共享

# (8086 CPU) 片内总线

# CPU总线




# 8088 (最大模式) 结构下的PC总线-系统总线



# 微型计算机中I/O接口的作用

PC总线





## (广义的) 接口和接口技术

**接口 (interface)** ----- CPU、存储器、外设之间通过总线进行连接的电路部分，信息交换的中转：

MOV [BX],AL    MOV CX, [2000H]

INC WORD PTR [SI+100]

IN AL, 80H    OUT 40H, AL

IN AL, DX    OUT DX,AL

存储器  
接口

输入输  
出接口

### I/O接口技术

研究**CPU (PC)** 总线如何与外部世界进行最佳耦合与匹配，实现双方高效、可靠地交换信息的一门技术，体现软件、硬件结合，是微机应用的关键。

# I/O接口功能

**I/O接口：** CPU控制外部设备的必经通道

**实现：** LSI/VLSI专用或通用接口芯片。

**功能：**


(1)地址译码I / O设备的选择:分时数据传送

(2)信息输入与输出 (I/O接口按命令工作)

(3)数据的缓冲及锁存：时序匹配。

(4)信息的转换 (设备的信息类型 (数字、模拟量等)、电平 (TTL电平、非TTL。电平等) 及码制 (二进制、十进制等) 和信息格式 (并行到串行或反之)) 。

## 接口电路的典型结构



- CPU对外设输入/输出的控制，通过对接口电路中各I/O端口的读/写操作完成。
- 端口 → 地址编号

# I/O端口的编址方式1

端口与存储器分别独立编址 (I/O映射方式)


例 80X86 ,MCS96系列, Z80系列

特点:


- 端口与存储器分别独立编址  
端口不占用内存空间
- 设有专门的 I/O指令对端口进行读写,  
对内存操作的指令不能用于I/O端口

例     MOV     AL , [ 0040H ] 对内存操作  
       IN       AL , 40H        对端口操作

内存空间



I/O空间



# 8088CPU:

采用I/O端口与存储器分别独立编址

可寻址 $2^{20} = 1\text{M}$ 个内存单元

内存范围00000 ~ 0FFFFFFH

内存单元的地址有多种寻址方式

可寻址 $2^{16} = 64\text{K}$ 个I/O端口


I/O端口范围0000 ~ 0FFFFH

I/O端口的地址由


一个8位二进制数直接寻址

或DX寄存器间接寻址

内存空间



I/O空间



## I/O端口的编址方式2

(端口与存储器统一编址存储器映射方式)

例 motorola的M6800系列  
iMCS51系列

内存空间

I/O空间

### 特点:

- I/O端口相当于内存的一部分，使内存容量减小
- 对I/O端口的读/写与对存储器的读/写相同，所有可对内存操作的指令对I/O端口均可使用
- 指令系统中不专设I/O指令。

# 8088的输入/输出指令

## 1. 输入指令IN

IN AL, port 或 IN AL, DX;

IN AX, port 或 IN AX, DX

**(Port)→(AL), (Port+1)→(AH)**

## 2. 输出指令OUT

OUT port, AL 或 OUT DX, AL;

OUT port, AX 或 OUT DX, AX


## 8088CPU, 读、写I/O端口的时序

与读、写存储器的过程相似, 不同之处:


1.  $\overline{\text{IO}/\text{M}}$ 变高, CPU操作I/O端口。
2. 端口的地址信号出现在A15~A0上,  
A19~A16全为低电平。



# 8088CPU最小模式下, I/O端口读周期时序





# 8088CPU最小模式下, I/O端口写周期时序





# PC总线


## I/O端口写周期时序



# PC总线 I/O端口读周期时序



# 例 一个输入设备的简单接口电路




该电路在CPU执行指令

```
MOV DX, 284H
IN AL, DX
```

将输入设备的数据读入CPU内AL中

参考P290图5.11 74LS244G1/G2


PC总线



执行:

```
MOV DX, 284H
IN AL, DX
```


IN指令时序



问题

P290图5.11 K1,K4,K7闭合时  
DB=?, (AL)= 01101101B=6DH

# 例：一个输出设备的简单接口电路




该电路在CPU执行指令

```
MOV AL, 81H
```


```
MOV DX, 288H
```

```
OUT DX, AL
```

CPU内AL中的数据81H送至输出设备



### OUT指令时序




执行:

MOV AL, 81H

MOV DX, 288H

OUT DX, AL





输出设备接口电路，从硬件上保证：

只在CPU执行从288H端口输出数据时，

锁存器处于触发状态，其输出随输入变化  
而CPU执行其它指令时，

锁存器均处于锁存状态，其输出不随输入变化，

思考：其他的指令为什么不可以？

例：OUT 50H,AL; MOV [0288H],AL

微机系统与接口

对本电路

MOV DX,288H

IN AL,DX


结果如何？

# I/O端口的译码

1. 译码电路的作用
2. 译码电路的构成与设计(与存储器译码相似)
3. 片内译码和片选译码


# I/O译码电路的作用

将CPU执行**IN/OUT**指令发出的信号，  
“翻译”成欲操作端口的选通信号，  
此信号常作为接口内三态门或锁存器的控制信号，  
接通或断开接口数据线与系统的连接。



**IN指令时序**

微机系统与接口




**OUT指令时序**

东南大学

## 设计译码电路的方法

1. 根据端口地址确定地址信号A15~A0的**条件取值**，用门电路、译码器及组合、PLD/GAL实现满足条件情况的电路。
2. 除端口的地址信号参加译码外，控制信号 $\overline{\text{IOW}}$ 、 $\overline{\text{IOR}}$  ( $\overline{\text{IO/M}}$ 、AEN) 也可参加译码
- 3、端口的选通信号通常为低电平有效。



## 例：设计端口地址为218H的译码电路

### 分析

CPU执行IN/OUT指令时，发出端口的地址信号

```
MOV DX, 218H
```

```
IN AL, DX
```

```
或 OUT DX, AL
```


对应218H端口的地址信号为（只取A9~A0）：

**A9 A8 A7 A6 A5 A4 A3 A2 A1 A0** (地址信号)

1 0 0 0 0 1 1 0 0 0 B  
2 1 8 H

只要满足此地址取值的译码电路均可

# 方法一、用门电路实现218H的地址译码



译码电路满足:

当地址信号  $A_9 \sim A_0$  为:


$A_9$	$A_8$	$A_7$	$A_6$	$A_5$	$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
1	0	0	0	0	1	1	0	0	0

即218H时, 输出“0”,

使I/O接口的  $\overline{CS}$  有效  
 否则输出“1”

使I/O接口的  $\overline{CS}$  无效  
 (未选中)

# 注意：译码中的地址重叠



高位地址线A15~A10  
未参与译码!

使地址A15~A0满足:

$\times \times \times \times \times \times 10\ 0001\ 1000$

均能输出“0”低电平,

所以该电路使:


一个端口对应多个地址

共 $2^6=64$ 个

218, 618,

A18, E18 等等

# (采用门电路的)译码电路的具体实现



74LS30为 8 输入与非门  
 74LS20为 4 输入与非门  
 74LS32为 2 输入或门

当地址信号为:


A<sub>9</sub> A<sub>8</sub> A<sub>7</sub> A<sub>6</sub> A<sub>5</sub> A<sub>4</sub> A<sub>3</sub> A<sub>2</sub> A<sub>1</sub> A<sub>0</sub>  
 1 0 0 0 0 1 1 0 0 0

即地址为 218H

或门74LS32输出“0”，  
 使I/O接口的CS有效。




## 方法二、用译码器、门电路组合实现218H的地址译码




# 74LS138译码器功能表

使能输入			选择输入			$\overline{Y_0} \sim \overline{Y_7}$ 输出
G1	$\overline{G2A}$	$\overline{G2B}$	C	B	A	
1	0	0	0	0	0	$\overline{Y_0} = 0$ , 其余为 1
1	0	0	0	0	1	$\overline{Y_1} = 0$ , 其余为 1
1	0	0	0	1	0	$\overline{Y_2} = 0$ , 其余为 1
1	0	0	0	1	1	$\overline{Y_3} = 0$ , 其余为 1
1	0	0	1	0	0	$\overline{Y_4} = 0$ , 其余为 1
1	0	0	1	0	1	$\overline{Y_5} = 0$ , 其余为 1
1	0	0	1	1	0	$\overline{Y_6} = 0$ , 其余为 1
1	0	0	1	1	1	$\overline{Y_7} = 0$ , 其余为 1
0	×	×	×	×	×	全部为 1
×	1	×	×	×	×	全部为 1
×	×	1	×	×	×	全部为 1




74LS138  
3-8译码器

思考:  $\overline{Y1} \sim \overline{Y7}$  对应的端口地址各是多少?



## 思考2: 将A0与A2互换, $\overline{Y0}-\overline{Y7}$ 对应地址?



# CPU（总线）与外设间的数据传送方式

问题的提出：


**CPU与外设的工作速度不一致**，尤其是当外设由其他CPU或时序电路控制时更突出，如何解决效率和可靠性？

**数据传送控制**：使两者**高效、可靠地**进行数据传送

## 四种传送方式

- 一、无条件传送方式
- 二、条件传送方式（查询方式）
- 三、中断传送方式
- 四、DMA传送方式（**D**irect **M**emory **A**ccess）

# 典型无条件传送方式接口电路（输入）




该电路在CPU执行指令

```
MOV DX, 284H
```

```
IN AL, DX
```

将输入设备的数据（开关状态）读入CPU内AL中

## 典型无条件传送方式接口电路（输出）



该电路在CPU执行指令

```
MOV AL, 81H
```

```
MOV DX, 288H
```

```
OUT DX, AL
```

CPU内AL中的数据81H送至输出设备

## 无条件传送方式（同步传送方式）

### ● 实现方法

- 1、CPU不查询外设工作状态，与外设速度的匹配通过在软件上延时完成，
- 2、在程序中直接用I/O指令，完成与外设的数据传送。



## 无条件传送方式（同步传送方式）

### ●特点

1. 适用于外设动作时间已知，

**前提：** CPU与外设进行数据传送时，外设保证已准备好。

2. 软硬件十分简单。

## 条件传送方式(查询传送方式)

### ● 实现方法:


在与外设进行传送数据前,  
CPU先查询外设状态,

当外设准备好后,才执行I/O  
指令,实现数据传送

### ● 特点:


1. CPU通过不断查询外设状态,实现与外设的速度匹配
2. CPU的工作效率低

### 实现思路(流程)



## 查询方式输入例

PC总线



假设： 外设的**状态端口**为28C H，

其中D7=1时，表示外设数据准备好

外设的**数据端口**为288 H。

实现从外设**读入50H个字节**到内存缓冲区buffer中。

# 查询方式输入接口电路

MOV DX, 288H  
IN AL, DX

PC总线



地址线

数据线

数据  
端口  
地址  
译码

状态  
端口  
地址  
译码

$\overline{IOR}$  状态端口 D7=1  
表示外设准备好

288H

READY  
D7

28CH

MOV DX, 28CH  
IN AL, DX

三态  
缓冲器

三态  
缓冲器

锁存器

R  
Q  
D

+5v

D0  
:  
D7

STB




BUSY

GND

输  
入  
装  
置

## 条件查询输入流程图

编程从外设读入50H个字节到内存缓冲区buffer中




## 查询方式输入程序片段

```
MOV AX, SEG buffer ;取缓冲区段地址
MOV DS, AX
LEA DI, buffer
MOV CX, 50H ;传送个数
next: MOV DX, 28CH
ask: IN AL, DX ;从状态端口读入状态信息
TEST AL, 1000 0000B ;80H, 检测D7位
JZ ask ;D7=0, 继续查询
MOV DX, 288H
IN AL, DX ;从数据端口读入数据
MOV [DI], AL ;送缓冲区
INC DI ;修改缓冲区指针
LOOP next ;传送下一个
....
```

## 查询方式输出

PC总线




假设 外设的**状态端口**为28C H,

其中D0 = 0时, 表示外设准备好

外设的**数据端口**为288 H。

编程将缓冲区buffer的80H个字节输出到外设。


# 查询方式输出接口电路





## 条件查询输出流程图

编程将缓冲区buffer的80H个字节输出到外设



## 查询方式输出程序片断

```
STATUS_PORT EQU 28CH
DATA_PORT EQU 288H
MOV AX, SEG buffer ;取缓冲区段地址
MOV DS, AX
LEA SI, buffer ;取缓冲区首地址
MOV CX, 80H ;传送个数
next: MOV DX, STATUS_PORT
ask: IN AL, DX ;从状态端口读入状态信息
TEST AL, 0000 0001B ;检测D0位
JNZ ask ;D0 ≠ 0,继续查询
MOV AL, [SI] ;从缓冲区取数
MOV DX, DATA_PORT
OUT DX, AL ;从数据端口输出数据
INC SI ;修改缓冲区指针
LOOP next ;输出下一个
```

....

# CPU（总线）与外设间的数据传送方式

## 四种传送方式


- 一、无条件传送方式
- 二、条件传送方式（查询方式）
- 三、中断传送方式
- 四、DMA传送方式（**D**irect **M**emory **A**ccess）

## DMA 传送方式(直接存储器存取方式)

### 实现方法

1. 由专用接口芯片DMA控制器 (称DMAC) 控制传送过程,
2. 当外设需传送数据时, 通过 DMAC向CPU 发出总线请求;
3. CPU发出总线响应信号, 释放总线;  
——由CPU控制总线变为DMAC控制
4. DMAC接管总线, 控制外设、内存之间直接数据传送

# DMA 传送方式过程



# DMA传送方式的特点

1. 外设和内存之间，直接进行数据传送，  
不通过CPU, 传送效率高。  
适用于在内存与高速外设、  
或两个高速外设之间进行大批量数据传送。
2. 电路结构复杂，硬件开销较大。

本章后面详细介绍