

研究简报

## 一种改进的适用于Sigma-Delta ADC的数字抽取滤波器

郝志刚<sup>①②</sup>, 杨海钢<sup>①\*</sup>, 张翀<sup>①②</sup>, 吴其松<sup>①②</sup>, 尹韬<sup>①</sup>

①中国科学院电子学研究所 北京 100190; ②中国科学院研究生院 北京 100049

收稿日期 2009-3-2 修回日期 2009-7-22 网络版发布日期 2010-4-8 接受日期

摘要

数字滤波器在sigma-delta ADC芯片中占据了大部分芯片面积, 该文提出了一种数字滤波器结构, 这种结构滤波器采用一个控制单元和一个加法器取代了Hogenauer结构滤波器中差分器的多个加法器, 从而减小数字电路的面积。一个采用这种结构的4阶的数字滤波器在CYCLONE II FPGA芯片中被实现, 耗费的硬件资源比Hogenauer结构的滤波器减少近29%。

关键词 [Sigma-delta 模数转换器](#) [滤波器](#) [差分器](#)

分类号 [TN432](#)

## An Improved Digital Decimation Filter for Sigma-Delta ADC

Hao Zhi-gang<sup>①②</sup>, Yang Hai-gang<sup>①</sup>, Zhang Chong<sup>①②</sup>, Wu Qi-song<sup>①②</sup>, Yin Tao<sup>①</sup>

①Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China;

②Graduate University of Chinese Academy of Sciences, Beijing 100049, China

Abstract

Usually in a sigma-delta ADC, the digital filter takes most of the chip area. In this paper, a novel digital filer topology is proposed, in which the differentiator is constructed with a control unit and an adder instead of the multiple of adders in the Hogenauer structure filter, so that the digital circuit area should be reduced. A fourth order digital filter employing such topology is implemented in a Cyclone-II FPGA, and costs chip resources 29 percent less than in a Hogenauer structure.

Key words [Sigma-delta ADC](#) [Filter](#) [Differentiator](#)

DOI: 10.3724/SP.J.1146.2009.00247

通讯作者 杨海钢 [ic\\_design\\_group@mail.ie.ac.cn](mailto:ic_design_group@mail.ie.ac.cn)

作者个人主页

### 扩展功能

#### 本文信息

▶ [Supporting info](#)

▶ [PDF\(243KB\)](#)

▶ [参考文献\[PDF\]](#)

▶ [参考文献](#)

#### 服务与反馈

▶ [把本文推荐给朋友](#)

▶ [加入我的书架](#)

▶ [加入引用管理器](#)

▶ [复制索引](#)

▶ [Email Alert](#)

#### 相关信息

▶ [本刊中包含“Sigma-delta 模数转换器”的相关文章](#)

#### 本文作者相关文章

· [郝志刚](#)

· [杨海钢](#)

· [张翀](#)

· [吴其松](#)

· [尹韬](#)